-
公开(公告)号：CN102316464A
公开(公告)日：2012-01-11
申请号：CN201110278099.8
申请日：2011-09-19
Applicant: 哈尔滨工程大学
Abstract: 本发明的目的在于提供基于非支配解排序量子雁群算法的多目标频谱分配方法，包括以下步骤：建立认知无线电频谱分配的图论着色模型，初始化量子大雁的位置和量子速度，对种群中的个体根据其适应度值进行非支配解排序和拥挤度的计算，对非支配解排序等级相同的个体进行拥挤度由大到小进行排序，采用量子雁群的演进规则对种群进行演化，产生新的量子速度和位置，将得到的精英解集nonDomQGSAList中的解进行非支配解排序，选择非支配解等级为1的解作为最终的pareto前端解集。本发明解决了离散多目标优化问题，并设计新颖的非支配解排序的量子雁群算法作为演进策略，具有收敛速度快，收敛精度高的优点，且本发明的适用性更广。
-
公开(公告)号：CN106789968B
公开(公告)日：2019-10-11
申请号：CN201611105965.2
申请日：2016-12-06
Applicant: 哈尔滨工程大学
IPC: H04L29/06
Abstract: 本发明提供的是一种弱化窃听信道下基于极化码的安全编码方法。1：信道联合和分裂；2：信道排序；3：挑选信息比特信道集合和固定比特信道集合；4：确定安全信道和非安全信道；5：更新“秘钥”；6：得到密文序列；7：生成待编码序列；8：生成编码矩阵；9：编码；10：调制；11：过信道；12：解调；13：译码；14：找出“秘钥”和密文；15：更新“秘钥”；16：得到解密后的非安全信道发送信息的估计序列；17：还原发送端发送的信息序列。本发明采用安全信道发送的信息序列对非安全信道发送的信息加密，使用的加密秘钥是随机的不容易被破解，从而提高了系统的安全性，安全信道和非安全信道都用来发送信息比特节省了信道资源。
-
公开(公告)号：CN105187138B
公开(公告)日：2017-05-24
申请号：CN201510318883.5
申请日：2015-06-11
Applicant: 哈尔滨工程大学
IPC: H04B17/309 , H04B7/08
Abstract: 本发明提供一种子带拼接的宽带数据采集方法，包括：子带采集处理步骤，包括：主控制模块设置采集前端模块当前待采集的子带的中心频率和带宽；采集前端模块配置当前待采集的子带的中心频率和带宽，对当前待采集的子带进行模拟下变频处理，对模拟下变频处理后的信号进行滤波处理，然后输出中频宽带信号；数据处理模块通过高速AD采集中频宽带信号，并进行数字下变频处理和信道化处理，拼接所接收到的经信道化处理后的信号，获得当前子带信号；全频率范围子带拼接重构步骤，包括：当已扫描完成整个频率范围时，数据处理模块执行整个频率范围内所有子带信号的拼接重构，并对重构信号输出。该带拼接的宽带数据采集方法容易实现且成本可控。
-
公开(公告)号：CN104967456B
公开(公告)日：2017-05-24
申请号：CN201510319261.4
申请日：2015-06-11
Applicant: 哈尔滨工程大学
Abstract: 本发明实施例提供一种CPCI总线控制型射频发射板卡及收发板卡，该射频发射板卡包括：发射信道，用于将来自基带板卡的70MHz或220MHz的中频信号通过滤波、放大、功率控制和混频处理以变频到2MHz～3000MHz的射频输出信号；第一频综系统，用于执行快速跳频，并产生所述发射信道需要的点频本振；控制系统，用于处理CPCI接口协议命令，以及对所述第一频综系统进行配置；CPCI接口，用于实现所述控制系统和上位机之间的通信，并对所述射频发射板卡提供电源。该板卡的中心频率、接收带宽、发射功率等参数可通过CPCI总线进行配置。
-
公开(公告)号：CN105811920A
公开(公告)日：2016-07-27
申请号：CN201610133236.1
申请日：2016-03-09
Applicant: 哈尔滨工程大学
IPC: H03H17/02
CPC classification number: H03H17/0266
Abstract: 本发明公开了一种FRM窄过渡带滤波器组结构，包括下采样模块、FRM滤波模块、IDFT模块、求和模块以及混频模块；输入信号s(n)经过下采样模块降低采样速率，将采样后的数据通过FRM滤波模块进行滤波，将滤波后得到的M个信道信号经过IDFT模块进行IDFT计算，之后将上下支路IDFT模块输出的数据通过求和模块进行求和，对求和的之后的各个信道的数据通过混频模块得到M个信道的基带输出信号。本发明针对非最大抽取条件进行结构设计，相比最大抽取条件给出的结构，具有更广泛的通用性，并且将抽取模块置于最前面的信道化处理环节中，不再受限于系统采样率的限制，具有更加广泛的适用性。
-
Patent Agency Ranking
公开(公告)号：CN105187138A
公开(公告)日：2015-12-23
申请号：CN201510318883.5
申请日：2015-06-11
Applicant: 哈尔滨工程大学
IPC: H04B17/309 , H04B7/08
Abstract: 本发明提供一种子带拼接的宽带数据采集方法，包括：子带采集处理步骤，包括：主控制模块设置采集前端模块当前待采集的子带的中心频率和带宽；采集前端模块配置当前待采集的子带的中心频率和带宽，对当前待采集的子带进行模拟下变频处理，对模拟下变频处理后的信号进行滤波处理，然后输出中频宽带信号；数据处理模块通过高速AD采集中频宽带信号，并进行数字下变频处理和信道化处理，拼接所接收到的经信道化处理后的信号，获得当前子带信号；全频率范围子带拼接重构步骤，包括：当已扫描完成整个频率范围时，数据处理模块执行整个频率范围内所有子带信号的拼接重构，并对重构信号输出。该带拼接的宽带数据采集方法容易实现且成本可控。
-
公开(公告)号：CN103324978B
公开(公告)日：2015-12-09
申请号：CN201310277170.X
申请日：2013-07-03
Applicant: 哈尔滨工程大学
Abstract: 本发明涉及一种同时使认知无线电系统最小化发射功率、最小化比特错误率和最大化数据速率达到最优的多目标决策引擎参数优化方法。本发明包括：建立多目标决策引擎模型；计算多目标量子蚁群算法路径初值；初始化多目标量子蚁群算法的量子信息素；进行非支配路径排序和路径拥挤度的计算；对非支配路径排序等级相同的路径进行排序，选择非支配路径排序等级为1的路径加入精英路径集；计算路径拥挤度；选出路径映射得到所需要的系统参数。本发明解决了离散多目标决策引擎参数优化问题，并设计非支配路径排序的多目标量子蚁群算法作为求解策略，提高了收敛精度高。即同时考虑最小化发射功率、最小化比特错误率和最大化数据速率，拓宽了适用性。
-
公开(公告)号：CN104965802A
公开(公告)日：2015-10-07
申请号：CN201510319262.9
申请日：2015-06-11
Applicant: 哈尔滨工程大学
CPC classification number: G06F13/102 , G06F13/385
Abstract: 本发明提供一种基于CORBA标准的多功能射频综合一体化装置和系统，该装置包括：通过紧凑型外设组件互连标准CPCI总线互相连接的主控制模块、至少一个波形处理模块和至少一个射频RF模块，所述主控制模块、至少一个波形处理模块和至少一个RF模块以插拔式组件的方式连接到CPCI总线上；该波形处理模块，用于运行波形算法来进行信号处理；所述RF模块，用于提供信号的发射和接收通路；所述主控制模块，用于基于CORBA规范的软件通信架构SCA为上位机、波形处理模块和RF模块分别提供标准接口，以及根据接收的上位机指令，调用波形处理模块或RF模块执行相应的功能。该装置使用灵活度更高，并且能够根据商业标准减少开发费用。
-
公开(公告)号：CN104954142A
公开(公告)日：2015-09-30
申请号：CN201510318882.0
申请日：2015-06-11
Applicant: 哈尔滨工程大学
IPC: H04L12/02
Abstract: 本发明实施例提供一种子带拼接的宽带数据采集装置，所述装置包括：采集前端模块、数据处理模块和主控制模块；采集前端模块包括：下变频单元、带宽选择单元、控制单元和第一控制接口；所述数据处理模块包括：高采样率AD、高速多核心数字信号处理器、第一高速通信接口与第二控制接口；所述主控制模块包括：逻辑控制CPU、第二高速通信接口、第三控制接口和存储单元；所述逻辑控制CPU，用于设置所述采集前端模块以及控制所述数据处理模块；所述第三控制接口分别与所述第一控制接口、所述第二控制接口连接，所述第二高速通信接口与所述第一高速通信接口连接。该带拼接的宽带数据采集的装置容易实现且成本可控。
-
公开(公告)号：CN107239305A
公开(公告)日：2017-10-10
申请号：CN201710364520.4
申请日：2017-05-22
Applicant: 哈尔滨工程大学
IPC: G06F9/445
CPC classification number: G06F9/4411
Abstract: 本发明公开了一种用于现场可编程门阵列FPGA芯片文件加载的系统，其特征在于，包括：上位机模块、软件通信体系框架SCA中间层模块，一个第一FPGA芯片和至少一个第二FPGA芯片；所述上位机模块，用于发送控制指令至所述SCA中间层模块；所述控制指令包含功能算法文件的名称；所述SCA中间层模块，用于接收控制指令并根据所述控制指令查找所述功能算法文件并加载至所述第一FPGA芯片；所述第一FPGA芯片，用于引导加载所述功能算法文件至所述第二FPGA芯片；所述第二FPGA芯片，用于加载所述功能算法实现对应的所述功能。本发明还公开了一种用于FPGA芯片文件加载的方法。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.028 seconds)
