-
公开(公告)号：CN113380835B
公开(公告)日：2023-07-25
申请号：CN202110647073.X
申请日：2021-06-10
Applicant: 友达光电股份有限公司
Abstract: 一种像素阵列基板包括基板、多个导电物、像素驱动电路、第一接垫及第二接垫。基板具有第一表面、第二表面及多个贯孔，其中第一表面与第二表面相对，且多个贯孔由第一表面延伸至第二表面。多个导电物分别设置于多个贯孔中。像素驱动电路设置于基板的第一表面上。第一接垫及第二接垫设置于基板的第二表面上。多个导电物包括第一导电物、第二导电物及第一虚设导电物。第一导电物电性连接像素驱动电路及第一接垫。第二导电物电性连接像素驱动电路及第二接垫。第一虚设导电物重叠且电性隔离于像素驱动电路。
-
公开(公告)号：CN105301855A
公开(公告)日：2016-02-03
申请号：CN201510731684.7
申请日：2015-11-02
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/1333 , G02F1/1343
CPC classification number: G02F1/136286 , G02F1/133345 , G02F1/134363 , G02F1/136213 , G02F1/136227
Abstract: 一种像素结构，包括扫描线、第一数据线、第二数据线、主动元件、覆盖层、共享电极层、绝缘层以及像素电极。第一数据线以及第二数据线所传递的信号极性不相同。覆盖层覆盖扫描线、第一数据线、第二数据线以及主动元件。共享电极层，位于覆盖层上并具有第一开口以及第二开口。第一开口与主动元件至少一部份于垂直方向上重迭。第二开口与第二数据线至少一部分在垂直方向上重迭。绝缘层位于共享电极层上。像素电极位于绝缘层上且经由接触窗与主动元件电性连接。像素电极延伸覆盖第二开口并经由第二开口与第二数据线之间形成耦合电容。
-
公开(公告)号：CN101980365B
公开(公告)日：2012-04-25
申请号：CN201010286337.5
申请日：2010-09-07
Applicant: 友达光电股份有限公司
Abstract: 一种画素结构。基板具有第一、第二组件区。第一多晶硅图案位于第一组件区内。第一绝缘图案位于第一多晶硅图案上。第二多晶硅图案位于第二组件区内。第二绝缘图案位于第二多晶硅图案上，且第一绝缘图案与第二绝缘图案彼此分离。绝缘层覆盖第一与第二绝缘图案。第一与第二栅极位于绝缘层上。第一覆盖层覆盖第一与第二栅极。第一源极/漏极金属层位于第一覆盖层上且分别与第一多晶硅图案中的第一源极/漏极区电性连接。第二源极/漏极金属层位于第一覆盖层上分别与第二多晶硅图案中的第二源极/漏极区电性连接。第二覆盖层覆盖第一源极/漏极金属层以及第二源极/漏极金属层。画素电极位于第二覆盖层上且与第一漏极金属层电性连接。
-
公开(公告)号：CN116343694A
公开(公告)日：2023-06-27
申请号：CN202310380952.X
申请日：2023-04-11
Applicant: 友达光电股份有限公司
IPC: G09G3/34
Abstract: 本公开涉及显示装置及其背光模块驱动电路及驱动方法。一种驱动电路，包含第一至第七晶体管、第一电容以及第二电容。第一晶体管耦接于第一节点，且接收数据电压。第二晶体管接收初始电压，且耦接于第二节点。第三晶体管耦接于第三节点与第一节点。第四晶体管耦接于第二节点与第四节点。第五晶体管接收参考电压，且耦接于第三节点。第六晶体管接收接地电压，且耦接于第四节点。第七晶体管耦接于第三节点、第四节点及第二节点。第一电容耦接于第一节点与第二节点之间。第二电容耦接于初始电压与第一节点之间。
-
公开(公告)号：CN110297370A
公开(公告)日：2019-10-01
申请号：CN201910601847.8
申请日：2019-07-04
Applicant: 友达光电股份有限公司
IPC: G02F1/1362
Abstract: 本发明公开一种元件基板包括基板、多条第一扇出线、多条第二扇出线、多条第三扇出线、多条触控电极线以及多个主动元件。基板具有主动区以及连接主动区的周边区。第一扇出线、第二扇出线以及第三扇出线位于周边区上。各第二扇出线重叠于对应的一条第一扇出线。第二扇出线与第一扇出线属于不同的导电层。各第三扇出线位于对应的两条第一扇出线之间。第三扇出线与第一扇出线属于相同的导电层。触控电极线电性连接第三扇出线。主动元件位于主动区上，且电性连接至第一扇出线以及第二扇出线。
-
Patent Agency Ranking
公开(公告)号：CN110164877A
公开(公告)日：2019-08-23
申请号：CN201910492939.7
申请日：2019-06-06
Applicant: 友达光电股份有限公司
Abstract: 一种主动元件基板，包括基底、主动元件、触控信号线、第一绝缘层、触控电极、第二绝缘层、像素电极以及第一桥接元件。触控信号线设置于基底上。第一绝缘层设置于触控信号线上且具有与触控信号线的接触部重叠的第一接触窗。触控电极设置于第一绝缘层上且具有接触部。第二绝缘层设置于触控电极上且具有第二接触窗。第二接触窗与触控电极的接触部及第一绝缘层的第一接触窗重叠。第一桥接元件设置于第二绝缘层上且与像素电极分离。第一桥接元件通过第一接触窗及第二接触窗与触控电极的接触部及触控信号线的接触部电性连接。
-
公开(公告)号：CN102280491B
公开(公告)日：2014-03-26
申请号：CN201110215298.4
申请日：2011-07-25
Applicant: 友达光电股份有限公司
IPC: H01L29/786 , H01L21/336 , H01L27/32 , G02F1/1362 , G02F1/1368
CPC classification number: H01L27/1225 , H01L27/1222 , H01L27/1251
Abstract: 本发明公开一种混合式薄膜晶体管及其制造方法以及显示面板。混合式薄膜晶体管包括第一薄膜晶体管以及第二薄膜晶体管。所述第一薄膜晶体管包括第一栅极、第一源极、第一漏极以及第一半导体层，第一半导体层位于第一栅极以及第一源极与第一漏极之间，且第一半导体层包括结晶硅层。第二薄膜晶体管包括第二栅极、第二源极、第二漏极以及第二半导体层，第二半导体层位于第一栅极以及第一源极与第一漏极之间，且第二半导体层包括金属氧化物半导体材料。
-
公开(公告)号：CN116449598A
公开(公告)日：2023-07-18
申请号：CN202310478321.1
申请日：2023-04-28
Applicant: 友达光电股份有限公司
IPC: G02F1/1333 , H01L27/12 , G02F1/1335 , G02F1/1362 , G02F1/1368 , G02F1/1343 , G09G3/36
Abstract: 一种显示面板包括基板、第一数据线、第二数据线、第三数据线、多条扫描线、第一主动元件、第二主动元件及多个像素电极。第一数据线与第三数据线具有第一极性。第二数据线具有第二极性，且第一极性不同于第二极性。设置在第一数据线与第二数据线之间的第一主动元件的源极电性连接第一数据线。第一主动元件的半导体图案的延伸区朝向第二数据线延伸并且与第二数据线相重叠。设置在第二数据线与第三数据线之间的第二主动元件的源极电性连接第二数据线。第二主动元件的半导体图案的延伸区朝向第三数据线延伸并且与第三数据线相重叠。
-
公开(公告)号：CN110297370B
公开(公告)日：2022-08-26
申请号：CN201910601847.8
申请日：2019-07-04
Applicant: 友达光电股份有限公司
IPC: G02F1/1362
Abstract: 本发明公开一种元件基板包括基板、多条第一扇出线、多条第二扇出线、多条第三扇出线、多条触控电极线以及多个主动元件。基板具有主动区以及连接主动区的周边区。第一扇出线、第二扇出线以及第三扇出线位于周边区上。各第二扇出线重叠于对应的一条第一扇出线。第二扇出线与第一扇出线属于不同的导电层。各第三扇出线位于对应的两条第一扇出线之间。第三扇出线与第一扇出线属于相同的导电层。触控电极线电性连接第三扇出线。主动元件位于主动区上，且电性连接至第一扇出线以及第二扇出线。
-
公开(公告)号：CN107316876B
公开(公告)日：2020-03-06
申请号：CN201710724786.5
申请日：2017-08-22
Applicant: 友达光电股份有限公司
IPC: H01L27/12
Abstract: 本发明公开了一种像素阵列基板，包括配置于基板上的多个像素单元。每一像素单元包括扫描线、数据线及主动元件。主动元件包括半导体层、栅极、源极电极与漏极电极。半导体层具有通道区、源极区、漏极区、第一连接区与第二连接区。第一连接区连接于通道区与源极区之间。第二连接区连接于通道区与漏极区之间。第一连接区于基板上的垂直投影与第二连接区于基板上的垂直投影分别位于数据线于基板上的垂直投影的相对两侧。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.025 seconds)
