公开(公告)号：CN108564008A

公开(公告)日：2018-09-21

申请号：CN201810264288.1

申请日：2018-03-28

Applicant: 厦门瑞为信息技术有限公司

Inventor： 王经纬 ,  于淼 ,  黄春辉

IPC: G06K9/00 ,  G06K9/62

Abstract: 本发明一种基于ZYNQ的实时行人与人脸检测方法，其通过ZYNQ中的FPGA实现特征提取，通过ZYNQ中的ARM实现系统调度控制，结果分析过滤，从而实现软件与硬件协同的检测功能，提高检测速度和检测的实时性。

公开(公告)号：CN108520262B

公开(公告)日：2020-08-07

申请号：CN201810265217.3

申请日：2018-03-28

Applicant: 厦门瑞为信息技术有限公司

Inventor： 王经纬 ,  于淼 ,  黄春辉

IPC: G06K9/46 ,  G06K9/62 ,  G06K9/00

Abstract: 本发明涉及一种基于FPGA实时提取FHOG特征的方法，其采用图像缩放模块、梯度计算模块、直方图统计模块、归一化模块和降维处理模块来实现。本发明在低密度FPGA平台高性能实现，全局模块使用流水线设计，减少处理延时，提高带内带宽，减小对外部存储DDR的带宽要求，减小成本和功耗。优化bram和DSP使用，使其最大性能发挥价值，本发明中的每个功能模块通过深度优化层级流水线，平衡前后带宽，减少了短板效应，整体的提升了处理速度和实时性。

公开(公告)号：CN108520262A

公开(公告)日：2018-09-11

申请号：CN201810265217.3

申请日：2018-03-28

Applicant: 厦门瑞为信息技术有限公司

Inventor： 王经纬 ,  于淼 ,  黄春辉

IPC: G06K9/46 ,  G06K9/62 ,  G06K9/00

Abstract: 本发明涉及一种基于FPGA实时提取FHOG特征的方法，其采用图像缩放模块、梯度计算模块、直方图统计模块、归一化模块和降维处理模块来实现。本发明在低密度FPGA平台高性能实现，全局模块使用流水线设计，减少处理延时，提高带内带宽，减小对外部存储DDR的带宽要求，减小成本和功耗。优化bram和DSP使用，使其最大性能发挥价值，本发明中的每个功能模块通过深度优化层级流水线，平衡前后带宽，减少了短板效应，整体的提升了处理速度和实时性。