三位可逆三值-二值逻辑转换器

    公开(公告)号:CN102624380B

    公开(公告)日:2014-05-07

    申请号:CN201210107595.1

    申请日:2012-04-13

    Applicant: 南通大学

    Abstract: 本发明公开了一种三位可逆三值-二值转换电路。本发明使用三值可逆逻辑门和二值可逆逻辑门构造出可逆三值-二值转换器(TBC)和可逆逻辑减一转换器(MC),并在此基础上将上述可逆逻辑部件级联,构造出基于可逆逻辑的三位三值-二值转换器。本发明是一种基于可逆逻辑的三位三值-二值转换器,在完成三值-二值逻辑转换的同时,避免了系统中因逻辑信息位的丢失产生的能量损耗,减少了系统能耗。

    基于可逆逻辑的BCD码十进制计数器

    公开(公告)号:CN102916691A

    公开(公告)日:2013-02-06

    申请号:CN201210436842.2

    申请日:2012-11-06

    Applicant: 南通大学

    Abstract: 本发明公开了一种基于可逆逻辑的BCD码十进制计数器。本发明先用一个FRG门和一个FG门级联成一个可逆D触发器;用一个FRG门,一个NOT和一个可逆D触发器构造出成一个可逆的JK触发器;最后用四个可逆JK触发器,一个F5门,两个TOF门,两个FG门和一个NG门级联成一个可逆的BCD码同步十进制计数器;用四个可逆的JK触发器,两个F3门,两个FG门和一个TOF门构造出一个可逆的BCD码异步十进制计数器。本发明具有降低系统能耗的优点。

    基于可逆逻辑的BCD码十进制计数器

    公开(公告)号:CN102916691B

    公开(公告)日:2015-06-24

    申请号:CN201210436842.2

    申请日:2012-11-06

    Applicant: 南通大学

    Abstract: 本发明公开了一种基于可逆逻辑的BCD码十进制计数器。本发明先用一个FRG门和一个FG门级联成一个可逆D触发器;用一个FRG门,一个NOT和一个可逆D触发器构造出成一个可逆的JK触发器;最后用四个可逆JK触发器,一个F5门,两个TOF门,两个FG门和一个NG门级联成一个可逆的BCD码同步十进制计数器;用四个可逆的JK触发器,两个F3门,两个FG门和一个TOF门构造出一个可逆的BCD码异步十进制计数器。本发明具有降低系统能耗的优点。

    三位可逆三值-二值逻辑转换器

    公开(公告)号:CN102624380A

    公开(公告)日:2012-08-01

    申请号:CN201210107595.1

    申请日:2012-04-13

    Applicant: 南通大学

    Abstract: 本发明公开了一种三位可逆三值-二值转换电路。本发明使用三值可逆逻辑门和二值可逆逻辑门构造出可逆三值-二值转换器(TBC)和可逆逻辑减一转换器(MC),并在此基础上将上述可逆逻辑部件级联,构造出基于可逆逻辑的三位三值-二值转换器。本发明是一种基于可逆逻辑的三位三值-二值转换器,在完成三值-二值逻辑转换的同时,避免了系统中因逻辑信息位的丢失产生的能量损耗,减少了系统能耗。

Patent Agency Ranking