-
公开(公告)号：CN119922957A
公开(公告)日：2025-05-02
申请号：CN202311422361.0
申请日：2023-10-28
Applicant: 华为技术有限公司
Abstract: 本申请实施例提供了外延片、射频器件、终端射频模组及终端设备，外延片。该外延片包括层叠的硅衬底层及外延层，外延层又包括层叠设置在硅衬底层表面的成核层；且，硅衬底层和成核层的界面处设有空气隙。基于该外延片中硅衬底层与成核层的界面处的特殊结构和参数设计，其可用于提供一种射频损耗较低的射频器件。
-
公开(公告)号：CN117747652A
公开(公告)日：2024-03-22
申请号：CN202211108136.5
申请日：2022-09-13
Applicant: 华为技术有限公司
IPC: H01L29/778 , H01L21/335
Abstract: 本申请提供一种静电放电保护器件、制备方法、芯片及电子设备。该静电放电保护器件包括：沟道层、势垒层以及控制层；沟道层的表面包括凹部，势垒层包括第一通孔；势垒层堆叠在沟道层的表面；第一通孔与凹部之间有重合；控制层堆叠在势垒层的表面，并通过第一通孔、凹部嵌入沟道层的内部。通过上述的静电放电保护器件，本申请能够实现不会影响受保护的器件/电路的高频性能，且支持受保护的器件/电路在高频场景的应用。
-
公开(公告)号：CN117293174A
公开(公告)日：2023-12-26
申请号：CN202210682633.X
申请日：2022-06-16
Applicant: 华为技术有限公司
IPC: H01L29/778 , H01L29/20 , H01L29/205 , H01L29/207 , H01L21/335
Abstract: 本申请实施例提供一种射频半导体器件、电子设备及射频半导体器件的制备方法。涉及半导体技术领域。提供一种实现低射频损耗的射频半导体器件。该射频半导体器件包括衬底、依次堆叠在衬底上的成核层、沟道层、势垒层，其中，成核层、沟道层和势垒层均包含有IIIA族中的元素；成核层还包含有P型杂质，P型杂质包含II族中和/或ⅣA中的至少一种元素，且成核层包括堆叠的至少两层。通过引入包含有P型杂质的至少两层成核层，以抑制在包含有硅的衬底中形成寄生沟道，降低该射频半导体器件的射频损耗。
-
公开(公告)号：CN101350599B
公开(公告)日：2010-11-03
申请号：CN200810142030.0
申请日：2008-08-25
Applicant: 华为技术有限公司
CPC classification number: H03F3/72 , H03F1/0266 , H03F1/0288 , H03F2200/432 , H03F2203/7206 , H04W88/08
Abstract: 本发明公开了一种功率放大方法、装置和基站，其中功率放大装置包括：第一功放模块，第二功放模块，第一电桥，第二电桥，栅压模块；所述栅压模块用于根据指令或待放大信号的类型改变提供给第一功放模块或第二功放模块的栅极偏置电压，使功率放大装置的工作模式在平衡功放模式与Doherty功放模式间切换。由于该功率放大装置的工作模式可以根据具体需求在平衡功放模式与Doherty功放模式间切换，提高了该功率放大装置的通用性，降低了网络建设和维护成本。
-
公开(公告)号：CN119314970A
公开(公告)日：2025-01-14
申请号：CN202310859537.2
申请日：2023-07-12
Applicant: 华为技术有限公司
IPC: H01L23/498 , H01L23/367 , H01L23/373 , H01L21/768
Abstract: 本申请提供了一种晶圆及其制备方法，不仅能够保证将晶圆进行分割得到的半导体器件的接地需求，改善半导体器件的散热特性，而且大大减小了晶圆的翘曲度。晶圆可以包括衬底、图形化的金属层和多个第一电极。其中，衬底可以设有多个通孔。多个第一电极均可以位于衬底的第一表面且一一对应地位于多个通孔的底部。图形化的金属层可以设置于衬底的第二表面以及多个通孔中每个通孔的侧壁和底部。图形化的金属层中位于第二表面的部分的边缘可以与衬底的边缘平齐。第一表面与第二表面相对设置。
-
Patent Agency Ranking
公开(公告)号：CN117747642A
公开(公告)日：2024-03-22
申请号：CN202211107921.9
申请日：2022-09-13
Applicant: 华为技术有限公司
IPC: H01L29/45 , H01L29/778 , H01L21/335 , H01L21/324
Abstract: 本申请提供了一种半导体器件及其制备方法，实现了第一电极层与外延层的欧姆接触，减小了欧姆接触的接触电阻率，有助于减小半导体器件的导通电阻，进而降低半导体器件的功率损耗。半导体器件可以包括外延层、掺杂层、介质层和第一电极层。其中，外延层和介质层层叠设置。半导体器件设有第一凹槽，掺杂层和第一电极层的一部分可以层叠设置于第一凹槽内部。
-
公开(公告)号：CN117673073A
公开(公告)日：2024-03-08
申请号：CN202211036160.2
申请日：2022-08-27
Applicant: 华为技术有限公司
IPC: H01L27/02 , H01L27/06 , H01L21/8258 , H02M3/155 , H02M1/32
Abstract: 本申请实施例提供一种半导体结构及制备方法、射频前端模组、电源转换模组、电子设备，涉及半导体技术领域，用于提高半导体结构中宽禁带器件的抗静电性能。半导体结构可以是PA芯片、LNA芯片、电源转换芯片带静电放电防护的芯片等。半导体结构包括硅衬底和设置在硅衬底上的外延层。外延层具有露出硅衬底的开口，开口是通过刻蚀工艺形成，围成开口的轮廓面上的原子呈非晶态或者多晶态排布。电极，设置于外延层上、与外延层构成宽禁带器件。硅基器件作为静电放电防护器件，位于开口内、且伸入硅衬底中。
-
公开(公告)号：CN117199122A
公开(公告)日：2023-12-08
申请号：CN202210578786.X
申请日：2022-05-26
Applicant: 华为技术有限公司
IPC: H01L29/778 , H01L29/207 , H01L29/20 , H01L29/06 , H01L25/16 , H05K1/18
Abstract: 本申请提供了一种半导体器件、电子芯片和电子设备，不仅实现了外延层的压应力与张应力的均衡，避免外延层开裂，也减少了外延层的缺陷，进而提高半导体器件的可靠性，延长半导体器件的寿命。半导体器件可以包括层叠设置的衬底、第一缓冲层、第二缓冲层和沟道层。其中，第一缓冲层包括层叠设置的至少两层第一子缓冲层，至少两层第一子缓冲层之间层叠设置第二子缓冲层。至少两层第一子缓冲层分别采用第一材料，第二子缓冲层采用第二材料。第一材料所含的元素和第二材料所含元素不完全相同。
-
公开(公告)号：CN117423692A
公开(公告)日：2024-01-19
申请号：CN202210807986.8
申请日：2022-07-11
Applicant: 华为技术有限公司
IPC: H01L27/02 , H01L21/8222
Abstract: 本申请实施例提供了一种芯片，该芯片包括衬底，衬底中开设有贯穿衬底上下表面的第一通孔，第一通孔的内壁以及底部依次贴附有至少两层掺杂材料，至少两层掺杂材料中包括P型掺杂材料和N型掺杂材料，第一通孔中还填充有第一导电材料，第一导电材料与至少两层掺杂材料中的第一掺杂材料相接触；设置于衬底上表面的第一导电线路以及功能电路，第一导电线路与第一导电材料以及功能电路相连接；设置于衬底下表面的第二导电线路，第二导电线路与至少两层掺杂材料中的第二掺杂材料相接触，本申请实施例提供的芯片，可以提高单位面积的芯片内，静电防护器件中PN结所占面积的比例，以提高静电防护器件的效率。
-
公开(公告)号：CN117238855A
公开(公告)日：2023-12-15
申请号：CN202210634224.2
申请日：2022-06-07
Applicant: 华为技术有限公司
IPC: H01L23/29 , H01L23/31 , H01L21/335 , H01L21/56 , H01L29/778
Abstract: 本申请提供了一种半导体器件及其制备方法，半导体器件可以包括依次层叠设置的衬底、外延层、第一介质层和第二介质层。第一介质层可以包含第一材料，第二介质层可以包含第二材料。第一材料含有的元素和第二材料含有的元素可以不完全相同。第一材料可以含有铝元素，第二材料可以含有硅元素，能够提高第一介质层的绝缘性，减小半导体器件的静态电流，进而降低半导体器件的静态功耗。制备方法将干法刻蚀工艺和湿法腐蚀工艺结合，进而形成用于淀积栅极的第二凹槽。不仅能够精确控制第二凹槽的深度，提高半导体器件的均匀性和良品率，而且能够避免对第二凹槽的界面造成损伤，减小栅极的界面态，避免栅极漏电，提高半导体器件的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.032 seconds)
