-
公开(公告)号：CN118731504A
公开(公告)日：2024-10-01
申请号：CN202410781925.8
申请日：2021-09-26
Applicant: 北京计算机技术及应用研究所
IPC: G01R29/00
Abstract: 本发明涉及一种多用途开关量检测装置，属于测试领域。本发明提供一种多用途的开关量输入检测装置，可以对三种形态的被测设备开关量输入进行检测。本发明的开关量检测装置可以程控，通过软件获取及控制；开关量输入通道数量可根据被测设备通道数目最大化设置或通过多个叠加等形式满足被测设备开关量通道的测试；开关量检测装置中的开关量输入均做到形态通用化，达到使测试工装管理简单化形态通用化的目的。
-
公开(公告)号：CN109739697B
公开(公告)日：2022-10-14
申请号：CN201811528313.9
申请日：2018-12-13
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/20
Abstract: 本发明涉及一种基于高速数据交换的强实时性双机同步容错系统，其中，包括：A机处理单元、B机处理单元、仲裁单元和对外接口；A机主处理器模块和B机主处理器模块分别给仲裁单元发送工作状态请求信号，ARM处理器将先收到请求信号的A机或B机处理单元设置为工作机，另一机则设置为备份机，同时通过FPGA禁止备份机功能模块的对外接口输出；本发明利用多个高性能的双口RAM分类构建双机间高速数据传送接口，A处理单元与ARM处理器的信息共享和同步、B处理单元与ARM处理器间的信息共享和同步，使双机间数据同步的速度提高近两倍，极大地提高了双机容错的实时性，解决了双机切换过程中数据丢包、任务间断等问题，进一步提高系统可靠性。
-
公开(公告)号：CN109710554B
公开(公告)日：2021-02-09
申请号：CN201811445305.8
申请日：2018-11-29
Applicant: 北京计算机技术及应用研究所
IPC: G06F13/40
Abstract: 本发明涉及一种FC‑AE‑1553总线与CAN总线非透明桥接系统，其中，包含：NC端、NT端和被控制设备；NC端由控制器和FC‑AE‑1553模块构成；NT设备包括ARM处理器、FPGA、CAN收发器模块、网络变压器和光纤通讯模块；ARM处理器与FPGA使用PCIe进行高速数据互通，FPGA内嵌IP核形式实现CAN通讯接口，运行时间通过FC‑AE‑1553对时协议进行时间同步。本发明在特定情况下将低速短距离实时控制总线与高速总线桥接，可以满足控制信息的长距离传输，电子系统在总线高速通讯是远程控制中的应用和高低速总线相互转换的应用。能够满足电子系统在总线高速通讯是远程控制中的应用,和高低速总线相互转换的应用。
-
公开(公告)号：CN109739697A
公开(公告)日：2019-05-10
申请号：CN201811528313.9
申请日：2018-12-13
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/20
Abstract: 本发明涉及一种基于高速数据交换的强实时性双机同步容错系统，其中，包括：A机处理单元、B机处理单元、仲裁单元和对外接口；A机主处理器模块和B机主处理器模块分别给仲裁单元发送工作状态请求信号，ARM处理器将先收到请求信号的A机或B机处理单元设置为工作机，另一机则设置为备份机，同时通过FPGA禁止备份机功能模块的对外接口输出；本发明利用多个高性能的双口RAM分类构建双机间高速数据传送接口，A处理单元与ARM处理器的信息共享和同步、B处理单元与ARM处理器间的信息共享和同步，使双机间数据同步的速度提高近两倍，极大地提高了双机容错的实时性，解决了双机切换过程中数据丢包、任务间断等问题，进一步提高系统可靠性。
-
公开(公告)号：CN109710554A
公开(公告)日：2019-05-03
申请号：CN201811445305.8
申请日：2018-11-29
Applicant: 北京计算机技术及应用研究所
IPC: G06F13/40
Abstract: 本发明涉及一种FC-AE-1553总线与CAN总线非透明桥接系统，其中，包含：NC端、NT端和被控制设备；NC端由控制器和FC-AE-1553模块构成；NT设备包括ARM处理器、FPGA、CAN收发器模块、网络变压器和光纤通讯模块；ARM处理器与FPGA使用PCIe进行高速数据互通，FPGA内嵌IP核形式实现CAN通讯接口，运行时间通过FC-AE-1553对时协议进行时间同步。本发明在特定情况下将低速短距离实时控制总线与高速总线桥接，可以满足控制信息的长距离传输，电子系统在总线高速通讯是远程控制中的应用和高低速总线相互转换的应用。能够满足电子系统在总线高速通讯是远程控制中的应用,和高低速总线相互转换的应用。
-
Patent Agency Ranking
公开(公告)号：CN113866513B
公开(公告)日：2024-07-19
申请号：CN202111128742.9
申请日：2021-09-26
Applicant: 北京计算机技术及应用研究所
IPC: G01R29/06
Abstract: 本发明涉及一种多用途开关量检测装置，属于测试领域。本发明提供了一种多用途的开关量输出检测装置，可以对三种形态的被测设备开关量输出进行检测。本发明的开关量检测装置可以程控，通过软件获取及控制；开关量输出通道数量可根据被测设备通道数目最大化设置或通过多个叠加等形式满足被测设备开关量通道的测试；开关量检测装置中的开关量输出做到形态通用化，达到使测试工装管理简单化形态通用化的目的。
-
公开(公告)号：CN110855396B
公开(公告)日：2021-07-06
申请号：CN201911181835.0
申请日：2019-11-27
Applicant: 北京计算机技术及应用研究所
Inventor： 丁瑞
Abstract: 本发明涉及一种基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，包括：时统站、管理单元以及多个控制单元；管理单元和各控制单元接收时统站的时码报文，时统站的输出与管理单元的双冗余接收模块接收的输入连接，用于接收时统站的双冗余秒脉冲信息，管理单元中双冗余秒脉冲转发模块的输出与各控制单元中双冗余秒脉冲接收模块的输入连接，将管理单元从时统站接收到的秒脉冲信息转发给各控制单元。本发明同时采用秒脉冲和时码信息进行双层时间同步，防止秒脉冲偏移或时码报文中断等单线故障造成系统时间偏移，保证了系统的实时性。
-
公开(公告)号：CN113867944A
公开(公告)日：2021-12-31
申请号：CN202111106821.X
申请日：2021-09-22
Applicant: 北京计算机技术及应用研究所
IPC: G06F9/50
Abstract: 本发明涉及一种基于强化学习的异构MapReduce集群推测执行调度方法，属于大数据处理领域。本发明采用基于Q‑learning强化学习的节点权重动态更新方法，基于历史信息实现节点权重的自适应调整，有效提升了task剩余运行时间的估算准确性；对straggler进行是否迁移的判别，需同时满足备份task比例约束，以及迁移后的运行时间约束两项条件，straggler才能启动备份任务；同时结合map task快节点和reduce task快节点，这种方式提升了异构MapReduce集群的资源利用率。基于典型数据集的仿真试验结果表明，相比于现有算法，本文提出的算法对于大规模数据的处理效率明显提升。
-
公开(公告)号：CN113866513A
公开(公告)日：2021-12-31
申请号：CN202111128742.9
申请日：2021-09-26
Applicant: 北京计算机技术及应用研究所
IPC: G01R29/06
Abstract: 本发明涉及一种多用途开关量检测装置，属于测试领域。本发明提供了一种多用途的开关量输出检测装置，可以对三种形态的被测设备开关量输出进行检测。本发明还提供一种多用途的开关量输入检测装置，可以对三种形态的被测设备开关量输入进行检测。本发明的开关量检测装置可以程控，通过软件获取及控制；开关量输入输出通道数量可根据被测设备通道数目最大化设置或通过多个叠加等形式满足被测设备开关量通道的测试；开关量检测装置中的开关量输入及开关量输出均做到形态通用化，达到使测试工装管理简单化形态通用化的目的。
-
公开(公告)号：CN110855396A
公开(公告)日：2020-02-28
申请号：CN201911181835.0
申请日：2019-11-27
Applicant: 北京计算机技术及应用研究所
Inventor： 丁瑞
Abstract: 本发明涉及一种基于以太网和秒脉冲的高精度双冗余时间同步系统，其特征在于，包括：时统站、管理单元以及多个控制单元；管理单元和各控制单元接收时统站的时码报文，时统站的输出与管理单元的双冗余接收模块接收的输入连接，用于接收时统站的双冗余秒脉冲信息，管理单元中双冗余秒脉冲转发模块的输出与各控制单元中双冗余秒脉冲接收模块的输入连接，将管理单元从时统站接收到的秒脉冲信息转发给各控制单元。本发明同时采用秒脉冲和时码信息进行双层时间同步，防止秒脉冲偏移或时码报文中断等单线故障造成系统时间偏移，保证了系统的实时性。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.045 seconds)
