Patent search ap:("北京大学") AND inv:"谢瑞清" Page 1

1.

发明公开
半导体结构及其制作方法审中-实审

公开(公告)号：CN119767682A

公开(公告)日：2025-04-04

申请号：CN202411865490.1

申请日：2024-12-17

Applicant: 北京大学

Inventor： 蔡一茂 , 谢瑞清 , 王宗巍 , 杨高琦 , 黄如

IPC: H10B63/00 , H10N70/20 , H10N70/00

Abstract: 本公开涉及一种半导体结构及其制作方法，通过存储单元围合成背离衬底设置的第二孔，增大了第二导电结构与第二电极层的接触面积，可以增大第二导电结构驱动存储单元的驱动电流；如此，第一功能层为选通层，第二功能层为阻变层时，增大第二导电结构与第二电极层的接触面积有利于提高存储单元的读写能力、提高读写速率；第一功能层为阻变层，第二功能层为选通层时，增大第二导电结构与第二电极层的接触面积有利于提高存储单元的选通能力，提高选通速率。

Patent Agency Ranking