公开(公告)号：CN102364689A

公开(公告)日：2012-02-29

申请号：CN201110320029.4

申请日：2011-10-20

Applicant: 北京大学

Inventor： 蔡一茂 ,  梅松 ,  黄如

IPC: H01L29/423 ,  H01L21/28 ,  H01L27/115

CPC classification number: H01L29/42324 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明提供一种闪存器件的浮栅结构及其制备方法，属于超大规模集成电路制造技术中的非易失存储器技术领域。本发明通过在标准闪存工艺中改变浮栅的制作方式，加入三步淀积，两步刻蚀和一步CMP，形成“工”字形浮栅。除此之外其他步骤都和标准闪存工艺相同。本发明可以在不增加额外的光刻板，几乎不增加工艺复杂度的情况下，有效提高耦合系数，降低相邻器件之间的串扰，对提高闪存的编程速度和可靠性有重要作用。

公开(公告)号：CN102891149A

公开(公告)日：2013-01-23

申请号：CN201210361371.3

申请日：2012-09-25

Applicant: 北京大学

Inventor： 蔡一茂 ,  武慧薇 ,  梅松 ,  黄如

IPC: H01L27/115 ,  H01L21/8247

Abstract: 本发明实施例公开了一种浮栅闪存器件及其制备方法。该浮栅闪存器件包括衬底和在所述衬底上层叠设置的隧穿氧化层、浮栅、阻挡绝缘层、控制栅，所述衬底上设置有源漏电极区，所述隧穿氧化层位于所述衬底之上；所述浮栅位于所述隧穿氧化层之上；所述阻挡绝缘层位于所述浮栅之上；所述控制栅位于所述阻挡绝缘层之上，其中，所述浮栅内设置有至少一层阻挡层。本发明实施例提供的浮栅闪存器件及其制备方法，通过在浮栅上设置阻挡层，对电子形成阻挡，减少了电子穿通浮栅的情况的发生，从而改善了闪存器件的编程效率，提高了闪存器件的存储可靠性。

公开(公告)号：CN102364689B

公开(公告)日：2013-09-18

申请号：CN201110320029.4

申请日：2011-10-20

Applicant: 北京大学

Inventor： 蔡一茂 ,  梅松 ,  黄如

IPC: H01L29/423 ,  H01L21/28 ,  H01L27/115

CPC classification number: H01L29/42324 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明提供一种闪存器件的浮栅结构及其制备方法，属于超大规模集成电路制造技术中的非易失存储器技术领域。本发明通过在标准闪存工艺中改变浮栅的制作方式，加入三步淀积，两步刻蚀和一步CMP，形成“工”字形浮栅。除此之外其他步骤都和标准闪存工艺相同。本发明可以在不增加额外的光刻板，几乎不增加工艺复杂度的情况下，有效提高耦合系数，降低相邻器件之间的串扰，对提高闪存的编程速度和可靠性有重要作用。