-
公开(公告)号：CN105608051A
公开(公告)日：2016-05-25
申请号：CN201510778947.X
申请日：2015-11-13
Applicant: 凯为公司
IPC: G06F15/80
Abstract: 本发明的各实施方式总体上涉及在64位数据路径上实现128位SIMD操作。具体地，涉及一种用于实现包括第一大小的操作数和第二大小的数据路径的处理器架构的方法。该第二大小不同于该第一大小。给出第一阵列寄存器和第二阵列寄存器，该第一阵列和第二阵列的每个寄存器是第二大小，分别从第一阵列和第二阵列选择第一寄存器和对应的第二寄存器以执行第一大小的操作。这允许通过软件与硬件处理器交互的用户提供数据路径位宽而不是寄存器位宽的数据。优势在于，用户可以不知道寄存器的大小。
Search Results
1
records
(took 0.021 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
