-
公开(公告)号：CN117762334A
公开(公告)日：2024-03-26
申请号：CN202311785733.6
申请日：2023-12-21
Applicant: 之江实验室
IPC: G06F3/06
Abstract: 在本说明书提供的一种基于FPGA的数据交互系统及方法中，至少包括FPGA和其他组件，FPGA用于响应需要传输给所述其他组件的第一数据，通过检测得到的存储单元的状态，确定FPGA是否将第一数据写入该存储单元，在写入后将该状态恢复为空闲状态并向其他组件发送传输信息，该其他组件根据传输信息确定第二数据，检测存储单元的状态，当该状态为空闲状态时，将第二数据写入存储单元，在写入后将该状态恢复为空闲状态。利用FPGA中存储单元代替双口RAM，实现了FPGA与其他组件之间的数据交互，减少了硬件成本且简化了电路连接，以及通过检测存储单元的状态，避免系统中各组件同时进行数据写入的冲突。
-
-
公开(公告)号：CN113141308B
公开(公告)日：2021-09-14
申请号：CN202110682695.6
申请日：2021-06-21
Applicant: 之江实验室
IPC: H04L12/751 , H04L12/24
Abstract: 本发明公开了一种轻量化的有线Mesh组网设计方法，包括：设计轻量化有线Mesh网络消息的协议格式；设计轻量化有线Mesh网络消息的输入解析模块；设计轻量化有线Mesh组网设备之间的心跳逻辑模块；设计轻量化有线Mesh网络的路由管理模块；设计轻量化有线Mesh网络消息的转发和处理模块；设计底层硬件接口管理模块。本发明可以极其突出“轻量化”的特征，以C语言实现基本功能只需代码1K行左右，运行时内存数据空间占用
-
公开(公告)号：CN112069761B
公开(公告)日：2022-10-11
申请号：CN202010842815.X
申请日：2020-08-20
Applicant: 之江实验室
IPC: G06F30/392
Abstract: 本发明公开了一种结合了去耦电容的BGA封装设计方法，包括：制作结合了去耦电容的原理图库元件；根据原理图库元件，制作结合了去耦电容且与原理图库元件中引脚一一对应的PCB封装库元件或PCB封装文件；根据PCB封装中BGA元件与去耦电容的原始相对位置与坐标映射关系，构造具有公式计算功能且能够自动生成SMT贴片所需要的坐标数据的表格。本发明的方法适用于应用比较广泛、复用率比较高的FPGA和MCU等核心芯片，可以在一套封装文件制作完成后，大大减小后续使用时的工作量，并且在芯片规模越大、去耦电容越多的情况下，有益效果越明显。
-
公开(公告)号：CN112004323B
公开(公告)日：2021-08-03
申请号：CN202010843764.2
申请日：2020-08-20
Applicant: 之江实验室
IPC: H05K3/00
Abstract: 本发明公开了一种BGA封装的MCU与SDRAM等长布线设计方法，包括：将MCU与SDRAM之间需要互联的且具有相同电气网络的焊盘对进行分组；将按照MCU与SDRAM中心连线的平行方向规划布线通道，其中所述布线通道之间间距相等，并保证过孔与布线不会干涉；根据相同电气网络的焊盘对的分组情况，对规划好的布线通道进行分配；按照布线通道的分配，完成相同电气网络的焊盘对的互联布线。每根走线都有且仅有两个过孔，可以实现更精准的等长匹配；所有走线的原始长度最为接近，从而大大减小后续蛇形走线作等长匹配的工作量；同层走线整体方向一致，空间利用率最大，从而减小了整个布线所占用的PCB面积；布线思路更加清晰，规划更加有序，大大提高布线效率。
-
Patent Agency Ranking
公开(公告)号：CN112069761A
公开(公告)日：2020-12-11
申请号：CN202010842815.X
申请日：2020-08-20
Applicant: 之江实验室
IPC: G06F30/392
Abstract: 本发明公开了一种结合了去耦电容的BGA封装设计方法，包括：制作结合了去耦电容的原理图库元件；根据原理图库元件，制作结合了去耦电容且与原理图库元件中引脚一一对应的PCB封装库元件或PCB封装文件；根据PCB封装中BGA元件与去耦电容的原始相对位置与坐标映射关系，构造具有公式计算功能且能够自动生成SMT贴片所需要的坐标数据的表格。本发明的方法适用于应用比较广泛、复用率比较高的FPGA和MCU等核心芯片，可以在一套封装文件制作完成后，大大减小后续使用时的工作量，并且在芯片规模越大、去耦电容越多的情况下，有益效果越明显。
-
公开(公告)号：CN113572652B
公开(公告)日：2021-12-07
申请号：CN202111132189.6
申请日：2021-09-27
Applicant: 之江实验室
Abstract: 本发明公开了一种有线Mesh网络测试方法，包括：设计有线Mesh网络虚拟设备框架；设计有线Mesh网络虚拟端口框架；设计有线Mesh网络的虚拟连接；设计有线Mesh网络的虚拟并发一跳；设计命令行交互接口。本发明将设备与端口的概念进行分离，打破了二者在传统物理观念上的绑定关系，从而可以用非常简单的代码实现非常复杂的组网场景。同时，本发明通过虚拟一跳的设计理念，避免了并发编程的复杂性，同步一跳模式可以模拟具备同步功能的有线Mesh组网，异步一跳模式也可以覆盖绝大多数的功能验证场景。整个测试框架非常简单，易于开发、维护和拓展，可以有效协助开发、测试人员开展相关工作，缩短项目周期，提高产品质量。
-
公开(公告)号：CN113141308A
公开(公告)日：2021-07-20
申请号：CN202110682695.6
申请日：2021-06-21
Applicant: 之江实验室
IPC: H04L12/751 , H04L12/24
Abstract: 本发明公开了一种轻量化的有线Mesh组网设计方法，包括：设计轻量化有线Mesh网络消息的协议格式；设计轻量化有线Mesh网络消息的输入解析模块；设计轻量化有线Mesh组网设备之间的心跳逻辑模块；设计轻量化有线Mesh网络的路由管理模块；设计轻量化有线Mesh网络消息的转发和处理模块；设计底层硬件接口管理模块。本发明可以极其突出“轻量化”的特征，以C语言实现基本功能只需代码1K行左右，运行时内存数据空间占用
-
公开(公告)号：CN112004323A
公开(公告)日：2020-11-27
申请号：CN202010843764.2
申请日：2020-08-20
Applicant: 之江实验室
IPC: H05K3/00
Abstract: 本发明公开了一种BGA封装的MCU与SDRAM等长布线设计方法，包括：将MCU与SDRAM之间需要互联的且具有相同电气网络的焊盘对进行分组；将按照MCU与SDRAM中心连线的平行方向规划布线通道，其中所述布线通道之间间距相等，并保证过孔与布线不会干涉；根据相同电气网络的焊盘对的分组情况，对规划好的布线通道进行分配；按照布线通道的分配，完成相同电气网络的焊盘对的互联布线。每根走线都有且仅有两个过孔，可以实现更精准的等长匹配；所有走线的原始长度最为接近，从而大大减小后续蛇形走线作等长匹配的工作量；同层走线整体方向一致，空间利用率最大，从而减小了整个布线所占用的PCB面积；布线思路更加清晰，规划更加有序，大大提高布线效率。
-
公开(公告)号：CN117319123A
公开(公告)日：2023-12-29
申请号：CN202311335946.9
申请日：2023-10-13
Applicant: 之江实验室
IPC: H04L12/40 , H04L12/403
Abstract: 本说明书提供一种现场总线通信方法、装置、设备及存储介质，方法包括：基于第一通信节点的第一通信接口接收第二通信节点传输的第一数据；其中，第一数据是包括传输数据的数据帧，或者第一数据是表示第二通信节点已接收到数据帧的应答数据；对数据帧进行解析，若解析后的信息确定第一通信节点为现场总线中表征待接收传输数据的目标从机节点时，保存传输数据，并基于第一通信接口向现场总线中表征主机节点的第二通信节点发送应答数据；或根据应答数据，更新现场总线的通信状态。即使用数字逻辑通用芯片来实现接口收发逻辑，使用相同差分信号作为传输电平，支持全双工同步数据传输功能以及低延时转发要求，实现总线通信的通用性与操作便利性。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.015 seconds)
