-
公开(公告)号：CN1300971C
公开(公告)日：2007-02-14
申请号：CN200410002290.X
申请日：2004-01-16
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及数字通信技术领域，特别是一种基于双8b/10b编码器的16b/20b编码器逻辑实现方法，在两个8b/10b编码器基础上构造16b/20b编码器，解决了直接由两个8b/10b编码器构成16b/20b编码器用于DDR数据源时的时序紧张问题。在使用很少一部分逻辑资源的条件下，简洁地实现了8b/10b编码器的游程偏移预测，避免了使编码器单元成为整体逻辑的关键路径的情况，同时保证双沿数据的8b/10b游程规范性。本发明提出的利用预测的游程偏移作为8b/10b编码器的游程偏移输入端来强制控制8b/10b编码器的输出编码极性的方案，可以类推到更大规模的8b/10b编码生成集的实现。
-
公开(公告)号：CN1791176A
公开(公告)日：2006-06-21
申请号：CN200410098919.5
申请日：2004-12-15
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开一种面向HFC接入的视频服务器QAM调制卡，用于将HFC接入视频服务器接入到HFC网络，该QAM调制卡包括：PCI接口单元1、存储单元2、处理单元3、QAM调制单元5、频率合成单元6、正交调制单元7和功放单元8。本发明的优点在于：提供了一种集成度高，使用方便的QAM调制卡，实现了视频服务器HFC接入功能，并精简了HFC前端复杂的设备构成，减少了成本，降低了系统不可靠性；采用了二级流水结构，使得服务器与QAM调制卡对码流的处理和传输相对独立，确保视频服务器输出码流最大可能地按照节目原始码率依据DVB协议输出，并且软硬件间传输周期和传输算法的一致性使软件对PCR校正成为可能。
-
公开(公告)号：CN1131483C
公开(公告)日：2003-12-17
申请号：CN00136752.8
申请日：2000-12-28
Applicant: 中国科学院计算技术研究所
Inventor： 杨晓君
Abstract: 一种数字视频广播卡。其实现了视频服务器至调制器的无隙接口，使视频服务器能方便地嵌入到整个数字视频系统中。其中包括：周边元件扩展接口(PCI)单元(1)、数据存储单元(2)、状态监控单元(3)、异步串口(ASI)单元(4)以及同步并口单元(5)，作为数据请求脉冲发送给PCI接口单元(1)，PCI接口单元(1)将此脉冲以中断方式通知给主机，主机如有数据待传，便依次以相应的数据应答板卡的数据申请。
-
公开(公告)号：CN1361482A
公开(公告)日：2002-07-31
申请号：CN00136752.8
申请日：2000-12-28
Applicant: 中国科学院计算技术研究所
Inventor： 杨晓君
Abstract: 一种数字视频广播卡。其实现了视频服务器至调制器的无隙接口,使视频服务器能方便地嵌入到整个数字视频系统中。其中包括:周边元件扩展接口(PCI)单元(1)、数据存储单元(2)、状态监控单元(3)、异步串口(ASI)单元(4)以及同步并口单元(5),作为数据请求脉冲发送给PCI接口单元(1),PCI接口单元(1)将此脉冲以中断方式通知给主机,主机如有数据待传,便依次以相应的数据应答板卡的数据申请。
-
Patent Agency Ranking
公开(公告)号：CN1558582A
公开(公告)日：2004-12-29
申请号：CN200410002290.X
申请日：2004-01-16
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及数字通信技术领域，特别是一种基于双8b/10b编码器的16b/20b编码器逻辑实现方法，在两个8b/10b编码器基础上构造16b/20b编码器，解决了直接由两个8b/10b编码器构成16b/20b编码器用于DDR数据源时的时序紧张问题。在使用很少一部分逻辑资源的条件下，简洁地实现了8b/10b编码器的游程偏移预测，避免了使编码器单元成为整体逻辑的关键路径的情况，同时保证双沿数据的8b/10b游程规范性。本发明提出的利用预测的游程偏移作为8b/10b编码器的游程偏移输入端来强制控制8b/10b编码器的输出编码极性的方案，可以类推到更大规模的8b/10b编码生成集的实现。
-
公开(公告)号：CN1529472A
公开(公告)日：2004-09-15
申请号：CN200310101045.X
申请日：2003-10-13
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及互联网络通信技术领域，包括：总线桥1、嵌入式微处理器2、内存3、程序存储器4、串口5、网络接口6，有四条总线：周边元件扩展接口总线7、内存总线8、程序读写总线9，网络链路10。高性能机群互联网络适配器支持周边元件扩展接口(PCI)，全双工单向传输高达每秒4千兆位会聚带宽，在容错能力、带宽扩展、稳定性、可靠性、可移植性以及系统性能监测等方面有创新性设计，保证了网络适配器的高性能。这种64位周边元件扩展接(PCI)适配器拓展了机群结点的输入、输出带宽，提高了机群结点处理器的处理能力，有效消除机群通信网络瓶颈，是机群互联网络的关键设备。
-
公开(公告)号：CN101383773B
公开(公告)日：2011-08-17
申请号：CN200810223725.1
申请日：2008-10-09
Applicant: 中国科学院计算技术研究所
IPC: H04L12/56
Abstract: 本发明提供一种用于维持多通道顺序规则的装置，包括读控制逻辑、写控制逻辑、分别用于缓存NP包、P包以及R包的三个缓冲区，还包括用于记录各个数据包的包首地址的包地址次序池，以及位于所述读控制逻辑上的用于记录NP包的包首地址的NP_L寄存器和用于记录R包的包首地址的R_L寄存器；缓冲区与包地址次序池并行连接在写控制逻辑与读控制逻辑之间；缓冲区与包地址次序池采用先进先出队列。本发明通过在现有装置中添加包地址次序池以及对NP包、R包的寄存器，实现了对NP包、P包和R包等三种数据包的传输，并使得该传输过程在满足多通道顺序规则的同时，避免了现有技术中效率低下、实现复杂、消耗硬件资源多等缺陷。
-
公开(公告)号：CN101383773A
公开(公告)日：2009-03-11
申请号：CN200810223725.1
申请日：2008-10-09
Applicant: 中国科学院计算技术研究所
IPC: H04L12/56
Abstract: 本发明提供一种用于维持多通道顺序规则的装置，包括读控制逻辑、写控制逻辑、分别用于缓存NP包、P包以及R包的三个缓冲区，还包括用于记录各个数据包的包首地址的包地址次序池，以及位于所述读控制逻辑上的用于记录NP包的包首地址的NP_L寄存器和用于记录R包的包首地址的R_L寄存器；缓冲区与包地址次序池并行连接在写控制逻辑与读控制逻辑之间；缓冲区与包地址次序池采用先进先出队列。本发明通过在现有装置中添加包地址次序池以及对NP包、R包的寄存器，实现了对NP包、P包和R包等三种数据包的传输，并使得该传输过程在满足多通道顺序规则的同时，避免了现有技术中效率低下、实现复杂、消耗硬件资源多等缺陷。
-
公开(公告)号：CN100345438C
公开(公告)日：2007-10-24
申请号：CN200410098919.5
申请日：2004-12-15
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开一种面向HFC接入的视频服务器QAM调制卡，用于将HFC接入视频服务器接入到HFC网络，该QAM调制卡包括：PCI接口单元1、存储单元2、处理单元3、QAM调制单元5、频率合成单元6、正交调制单元7和功放单元8。本发明的优点在于：提供了一种集成度高，使用方便的QAM调制卡，实现了视频服务器HFC接入功能，并精简了HFC前端复杂的设备构成，减少了成本，降低了系统不可靠性；采用了二级流水结构，使得服务器与QAM调制卡对码流的处理和传输相对独立，确保视频服务器输出码流最大可能地按照节目原始码率依据DVB协议输出，并且软硬件间传输周期和传输算法的一致性使软件对PCR校正成为可能。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.049 seconds)
