-
公开(公告)号：CN118446265A
公开(公告)日：2024-08-06
申请号：CN202410526918.3
申请日：2024-04-29
Applicant: 中国科学院计算技术研究所
IPC: G06N3/063
Abstract: 本发明提供一种神经网络加速器的设计方法以及装置，所述方法包括：根据硬件模板和硬件设计约束生成硬件设计空间，该硬件设计空间包括多个硬件设计实例；其中，每个硬件设计实例包括用于处理不同的数据流的多个子加速器，每个子加速器由多个芯粒构成；以及针对硬件设计实例：根据确定输入的任务负载模型中每个算子在该硬件设计实例的单个子加速器上的最优调度策略；根据所述最优调度策略和所述任务负载模型，确定将任务负载模型中各个算子映射至该硬件设计实例的各子加速器的最优映射策略；评估各个硬件设计实例对应的最优调度策略和最优映射策略的性能代价，从中选出最优的硬件设计实例。本发明可以改善神经网络加速器的硬件设计效率。
Search Results
1
records
(took 0.028 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
