-
公开(公告)号：CN113114187B
公开(公告)日：2023-10-20
申请号：CN202110280061.8
申请日：2021-03-16
Applicant: 中国科学院计算技术研究所
IPC: H03K17/22
Abstract: 本发明公开一种异步脉冲传递阻塞单元，包括数据输入端口，用于输入脉冲信号；复位输入端口，用于输入复位信号；可复位D触发器，包括输入端口、时钟端口、复位端口及输出端口；异或门，包括第一输入端口、第二输入端口、时钟端口及输出端口；第一分支模块；第二分支模块；第三分支模块；第一延迟模块，电性连接第一分支模块与可复位D触发器的输入端口；第二延迟模块，电性连接第三分支模块与异或门的时钟端口；数据输出端口，用于输出脉冲信号。
-
公开(公告)号：CN116318118A
公开(公告)日：2023-06-23
申请号：CN202310254158.0
申请日：2023-03-16
Applicant: 中国科学院计算技术研究所
Abstract: 提供一种超导脉冲计数器以及提高超导电路工作频率的方法，所述计数器包括：n个TFFE器件、p个TFFO器件以及m个带时钟端口的超导器件，其中，n和m为正整数，p为大于等于0的整数；所述n+m+p个器件线性串联连接，其中第一个器件的输入端为所述超导脉冲计数器的输入端，所述n+m+p个器件中的每一个器件的输出端连接至下一个器件的输入端，最后一个器件的输出端为所述超导脉冲计数器的输出端；所述m个带时钟端口的超导器件的时钟端连接到所述超导脉冲计数器的时钟端；以及其中，输入至所述超导脉冲计数器的输入端和时钟端的超导脉冲具有相同的频率。
-
公开(公告)号：CN112114875B
公开(公告)日：2023-06-02
申请号：CN202010876462.5
申请日：2020-08-27
Applicant: 中国科学院计算技术研究所
IPC: G06F9/30
Abstract: 提供一种超导并行寄存器堆装置，该装置包括N个寄存器组，其中N为大于等于2的整数，该N个寄存器组分别包括用于接收数据输入的数据输入端，用于接收写数据地址的写地址输入端，用于接收写使能信号的写使能端，用于接收时钟信号的时钟输入端，用于接收读数据地址的读地址输入端以及用于将数据输出的数据输出端；其中，该N个寄存器组的数据输入端连接在一起，该N个寄存器组的写地址输入端连接在一起，以及该N个寄存器组的写使能端连接在一起。
-
公开(公告)号：CN113361718B
公开(公告)日：2023-04-28
申请号：CN202110689803.2
申请日：2021-06-22
Applicant: 中国科学院计算技术研究所
IPC: G06N10/20
Abstract: 提供一种超导2/4译码器，其包括：第一与门，包括用于接收第二地址位的第一输入端，用于接收取反后的第一地址位的第二输入端，以及用于将数据输出的输出端；第二与门；其包括用于接收取反后的第一地址位的第一输入端，用于接收取反后的第二地址位的第二输入端，以及用于将数据输出的输出端；第三与门，其包括用于接收第二地址位的第一输入端，用于接收第一地址位的第二输入端，以及用于将数据输出的输出端；第四与门，其包括用于接收取反后的第二地址位的第一输入端，用于接收第一地址位的第二输入端，以及用于将数据输出的输出端；其中，第一与门、第二与门、第三与门以及第四与门还包括用于接收时钟信号的时钟端。
-
公开(公告)号：CN115202612A
公开(公告)日：2022-10-18
申请号：CN202210249404.9
申请日：2022-03-14
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种基于异步FIFO的超导单磁通量子跨时钟域通信方法和系统，包括：初始化FIFO，外部写电路向FIFO输入写信号，FIFO根据写信号生成写地址和写标志，并与读地址和读标志进行比较，若读地址和写地址相等，但写标志和读标志相反，等待外部读电路读出数据并生成新的读标志和读地址之后，根据写地址将待写数据写入FIFO；否则根据写地址将待写数据写入FIFO。外部读电路向FIFO输入读信号，并产生读地址和读标志，与写地址和写标志进行比较，如果读地址和写地址相同，读标志和写标志也相同，则执行等待外部写电路写入数据产生一个新的写地址和写标志之后，根据读地址读出数据返回外部读电路，否则根据读地址读出数据返回外部读电路。
-
Patent Agency Ranking
公开(公告)号：CN115001482A
公开(公告)日：2022-09-02
申请号：CN202210598684.4
申请日：2022-05-30
Applicant: 中国科学院计算技术研究所
Abstract: 提供一种1位超导脉冲计数器，包括：超导异或门，包括用于接收超导脉冲信号的第一输入端和时钟端，用于输出数据的输出端，以及用于接收超导异或门的输出端的数据的第二输入端；DFFC触发器，包括用于接收超导异或门的输出端的数据的输入端，用于接收超导脉冲信号的时钟端，以及用于输出数据的第一输出端和第二输出端；以及Q_D转换器，包括用于接收DFFC触发器的第一输出端的数据的第一输入端，用于接收DFFC触发器的第二输出端的数据的第二输入端，以及用于输出电平信号的输出端。还提供一种N位超导脉冲计数器，包括N个1位超导脉冲计数器，第N个1位超导脉冲计数器用于接收第N‑1个超导脉冲计数器的进位信号，输出第N位电平信号，以及输出进位信号。
-
公开(公告)号：CN111427810B
公开(公告)日：2021-10-15
申请号：CN202010186250.4
申请日：2020-03-17
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种超导接口异步采集装置，该装置包括：RDFF、第一NDRO以及控制模块，其中RDFF包括：数据输入端，用于接收外部输入数据；时钟输入端，用于接收使能信号，RDFF根据使能信号控制RDFF的数据输出；以及数据输出端，用于将其输出信号输出至第一NDRO的数据输入端；第一NDRO包括：数据输入端，用于接收RDFF输出的数据；以及时钟输入端，用于接收第一时钟信号；其中第一NDRO基于使能信号和第一时钟信号将从RDFF所接收的数据进行输出；控制模块用于接收外部清零信号，并且根据外部清零信号和第一时钟信号生成控制信号，传输到RDFF的重置端。
-
公开(公告)号：CN113128172A
公开(公告)日：2021-07-16
申请号：CN202110439614.X
申请日：2021-04-23
Applicant: 中国科学院计算技术研究所
IPC: G06F30/398
Abstract: 提供一种超导寄存器堆装置，包括m个寄存器组，每个寄存器组包括n个寄存器单元，其中m和n均为大于等于2的整数。每个寄存器单元包括用于接收数据输入的数据输入端，用于接收写入控制信号的写入控制端，用于接收时钟信号的时钟输入端，以及用于将数据输出的数据输出端。其中，m个寄存器组的相同位的寄存器单元的数据输入端通过多个SPL器件连接在一起；m个寄存器组的相同位的寄存器单元的数据输出端通过多个CB器件连接在一起。
-
公开(公告)号：CN113114187A
公开(公告)日：2021-07-13
申请号：CN202110280061.8
申请日：2021-03-16
Applicant: 中国科学院计算技术研究所
IPC: H03K17/22
Abstract: 本发明公开一种异步脉冲传递阻塞单元，包括数据输入端口，用于输入脉冲信号；复位输入端口，用于输入复位信号；可复位D触发器，包括输入端口、时钟端口、复位端口及输出端口；异或门，包括第一输入端口、第二输入端口、时钟端口及输出端口；第一分支模块；第二分支模块；第三分支模块；第一延迟模块，电性连接第一分支模块与可复位D触发器的输入端口；第二延迟模块，电性连接第三分支模块与异或门的时钟端口；数据输出端口，用于输出脉冲信号。
-
公开(公告)号：CN112349330A
公开(公告)日：2021-02-09
申请号：CN202011210460.9
申请日：2020-11-03
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种SFQ电路与CMOS电路间交互方法，包括：单磁通量子芯片发送用于完成指定操作的单个SFQ脉冲至同步非破坏性读出单元的数据输入端，该同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端完成该指定操作；完成指定操作后该单磁通量子芯片发送复位信号至该同步非破坏性读出单元的复位端口，以停止输出SFQ脉冲至CMOS电路。本发明申请在需要ANDRO输出固定周期的连续SFQ脉冲的时候，在ANDRO的数据端口输入一个SFQ脉冲，就会有固定周期的连续SFQ脉冲输出；需要ANDRO停止输出SFQ脉冲的时候，那么在ANDRO的重置端口输入一个SFQ脉冲，ANDRO就会停止输出SFQ脉冲。以实现SFQ电路与CMOS电路的数据交互。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.072 seconds)
