公开(公告)号：CN102446156A

公开(公告)日：2012-05-09

申请号：CN201110270591.0

申请日：2011-09-14

Applicant: 中国科学院计算技术研究所

Inventor： 王展 ,  曹政 ,  刘锐 ,  苏勇 ,  刘小丽 ,  刘厚贵 ,  靳庆贺 ,  安学军 ,  孙凝晖

IPC: G06F15/163

Abstract: 本发明提供一种用于并行多处理器系统的通信行为获取装置。该获取装置包括多个原始信息收集模块和通信信息采集模块。其中，原始信息收集模块依附在节点内通信模块和/或节点间通信模块内，用于当其所依附的模块进行通信时，收集关于该通信行为的信息并将其传送给通信信息采集模块；通信信息采集模块用于接收来自多个原始信息收集模块的信息，并将所收集的信息发送到用户指定的地址。该装置在硬件层面上抓取多处理器之间的通信信息，不会对具体应用软件的运行带来影响，同时也具有应用软件无关性，开销小，适应性广泛等优点。

公开(公告)号：CN101882126A

公开(公告)日：2010-11-10

申请号：CN201010230714.3

申请日：2010-07-13

Applicant: 中国科学院计算技术研究所

Inventor： 刘锐 ,  曹政 ,  陈飞 ,  胡涛 ,  王凯 ,  安学军 ,  孙凝晖

IPC: G06F13/40

Abstract: 本发明多个HT总线到单个PCIe总线的桥接装置和方法，所述桥接装置包括多个连接HT总线的HT端口和一个连接PCIe总线的PCIe端口；所述桥接装置，用于均分PCIe请求序号，使用全局地址映射表和均分的请求序号实现HT端口和PCIe端口之间数据的传送；所述全局地址映射表记录每个HT端口和PCIe端口所占用的地址范围；所述均分PCIe请求序号为对于各HT端口，分配用于所述HT端口使用的PCIe请求序号数目相同，并且分配的PCIe请求序号不重叠。本发明能够实现多个处理器能够共享访问PCIe外设装置。

公开(公告)号：CN101882126B

公开(公告)日：2012-01-04

申请号：CN201010230714.3

申请日：2010-07-13

Applicant: 中国科学院计算技术研究所

Inventor： 刘锐 ,  曹政 ,  陈飞 ,  胡涛 ,  王凯 ,  安学军 ,  孙凝晖

IPC: G06F13/40

Abstract: 本发明多个HT总线到单个PCIe总线的桥接装置和方法，所述桥接装置包括多个连接HT总线的HT端口和一个连接PCIe总线的PCIe端口；所述桥接装置，用于均分PCIe请求序号，使用全局地址映射表和均分的请求序号实现HT端口和PCIe端口之间数据的传送；所述全局地址映射表记录每个HT端口和PCIe端口所占用的地址范围；所述均分PCIe请求序号为对于各HT端口，分配用于所述HT端口使用的PCIe请求序号数目相同，并且分配的PCIe请求序号不重叠。本发明能够实现多个处理器能够共享访问PCIe外设装置。

公开(公告)号：CN101908036B

公开(公告)日：2011-08-31

申请号：CN201010236543.5

申请日：2010-07-22

Applicant: 中国科学院计算技术研究所

Inventor： 曹政 ,  王凯 ,  陈飞 ,  刘锐 ,  胡涛 ,  安学军 ,  孙凝晖

IPC: G06F15/80 ,  G06F13/28

Abstract: 本发明公开了一种高密度多处理器系统及其节点控制器。所述节点控制器，包括：主处理器端口和从处理器端口，用于分别与主处理器和从处理器连接，主处理器负责具体计算任务的运行，以及对外围设备的发现和初始化过程，从处理器只负责具体计算任务的运行；I/O端口，通过I/O总线与外围设备连接；读/写模块与读/写交叉开关模块连接；直接内存访问交叉开关模块，用于实现各处理器端口间直接内存访问数据的交换；读/写交叉开关模块，用于实现各处理器端口之间，以及处理器端口和I/O端口之间读/写数据的交换。

公开(公告)号：CN102446156B

公开(公告)日：2014-06-25

申请号：CN201110270591.0

申请日：2011-09-14

Applicant: 中国科学院计算技术研究所

Inventor： 王展 ,  曹政 ,  刘锐 ,  苏勇 ,  刘小丽 ,  刘厚贵 ,  靳庆贺 ,  安学军 ,  孙凝晖

IPC: G06F15/163

Abstract: 本发明提供一种用于并行多处理器系统的通信行为获取装置。该获取装置包括多个原始信息收集模块和通信信息采集模块。其中，原始信息收集模块依附在节点内通信模块和/或节点间通信模块内，用于当其所依附的模块进行通信时，收集关于该通信行为的信息并将其传送给通信信息采集模块；通信信息采集模块用于接收来自多个原始信息收集模块的信息，并将所收集的信息发送到用户指定的地址。该装置在硬件层面上抓取多处理器之间的通信信息，不会对具体应用软件的运行带来影响，同时也具有应用软件无关性，开销小，适应性广泛等优点。

公开(公告)号：CN101908036A

公开(公告)日：2010-12-08

申请号：CN201010236543.5

申请日：2010-07-22

Applicant: 中国科学院计算技术研究所

Inventor： 曹政 ,  王凯 ,  陈飞 ,  刘锐 ,  胡涛 ,  安学军 ,  孙凝晖

IPC: G06F15/80 ,  G06F13/28

Abstract: 本发明公开了一种高密度多处理器系统及其节点控制器。所述节点控制器，包括：主处理器端口和从处理器端口，用于分别与主处理器和从处理器连接，主处理器负责具体计算任务的运行，以及对外围设备的发现和初始化过程，从处理器只负责具体计算任务的运行；I/O端口，通过I/O总线与外围设备连接；读/写模块与读/写交叉开关模块连接；直接内存访问交叉开关模块，用于实现各处理器端口间直接内存访问数据的交换；读/写交叉开关模块，用于实现各处理器端口之间，以及处理器端口和I/O端口之间读/写数据的交换。