公开(公告)号：CN118689805A

公开(公告)日：2024-09-24

申请号：CN202410744092.8

申请日：2024-06-11

Applicant: 上海交通大学

Inventor： 张昊然 ,  薛栋梁 ,  黄林鹏 ,  吴晨涛

IPC: G06F13/16 ,  G06F13/42

Abstract: 本发明公开了一种TB级持久内存设备，所述设备包括支持CXL的处理器模块、CXL+DDR异构内存模块。支持CXL处理器模块，包括处理器Home Agent支持单元、处理器一致性支持单元、处理器持久性支持单元，用于为所述持久内存设备提供计算功能。CXL+DDR异构内存模块，包括实现PCIE插槽物理布局设计、DIMM插槽物理布局设计、PCIE总线及DDR总线的物理参数设计，用于实现持久内存的热插拔以及可用性、可靠性与安全性。所述设备还包括外设模块，以及供电单元、功耗管理单元、大规模训练卡匹配单元、散热管理单元，用于管理设备整机的功耗、散热以及网络功能。

公开(公告)号：CN118689642A

公开(公告)日：2024-09-24

申请号：CN202410744087.7

申请日：2024-06-11

Applicant: 上海交通大学

Inventor： 薛栋梁 ,  张昊然 ,  黄林鹏 ,  吴晨涛

IPC: G06F9/50

Abstract: 本发明公开了一种基于持久内存的尾延迟优化系统，所述系统包括：尾延迟管理模块、持久内存数据预读模块、访存请求管理模块。尾延迟管理模块，用于改善内存管理结构从而降低尾延迟；持久内存数据预读模块，用于对持久内存进行预读；访存请求管理模块，用于访存请求管理。尾延迟管理模块，包括对多种管理结构及算法的比较、哈希索引的构建及操作接口、增删改查的功能实现。持久内存数据预读模块，实现包括基于持久内存的RCU机制、预读命中率优化机制、访存读序列的缓存机制功能。