公开(公告)号：CN116230745A

公开(公告)日：2023-06-06

申请号：CN202211531863.2

申请日：2022-12-01

Applicant: 三星电子株式会社

Inventor： 黄泛佣 ,  权智惠 ,  金志永

IPC: H01L29/10 ,  H01L29/423 ,  H01L27/092

Abstract: 本公开提供了半导体器件。一种半导体器件包括在下基板上的掩埋绝缘层图案。第一半导体图案和第二半导体图案设置在掩埋绝缘层图案上。下导电图案形成在第一半导体图案和第二半导体图案之间的第一凹槽的下部中，并且下导电图案可以接触第一半导体图案的下部侧壁和第二半导体图案的下部侧壁。形成在下导电图案上的公共栅极结构填充第一凹槽的剩余部分。第一半导体图案可以包括从第一半导体图案的上表面朝向下基板依次堆叠的第一杂质区、第一沟道区和第二杂质区。第二半导体图案包括第三杂质区、第二沟道区和第四杂质区。

公开(公告)号：CN118921984A

公开(公告)日：2024-11-08

申请号：CN202410367066.8

申请日：2024-03-28

Applicant: 三星电子株式会社

Inventor： 李熙性 ,  姜太星 ,  梁世敏 ,  蔡教锡 ,  洪承湖 ,  黄泛佣

IPC: H10B12/00

Abstract: 提供一种半导体存储器装置。半导体存储器装置包括：衬底，其包括有源区；元件隔离膜，其设置在衬底中并且限定有源区；凹部，其设置在有源区中并且在第一方向上延伸；以及栅极结构，其在有源区上在第二方向上延伸，其中，栅极结构包括顺序地堆叠的栅极绝缘膜、栅极堆叠图案和栅极封盖图案，其中，栅极绝缘膜沿着有源区的上表面延伸，并且栅极绝缘膜的一部分填充凹部，并且其中，从衬底的下表面到元件隔离膜的底表面的高度小于从衬底的下表面到凹部的底表面的高度。