CXL装置、计算机系统和CXL装置的操作方法

    公开(公告)号:CN118069034A

    公开(公告)日:2024-05-24

    申请号:CN202311020646.1

    申请日:2023-08-14

    Abstract: 提供了CXL装置、计算机系统和CXL装置的操作方法。所述CXL装置包括:至少一个存储器;CXL控制器,被配置为经由CXL接口接收用于访问所述至少一个存储器的请求,并且基于所述请求输出指示所述至少一个存储器中的第一存储器的存储器标识符、命令和第一存储器的行地址;以及刷新控制器,被配置为将所述行地址存储为第一存储器的目标行地址,并且还被配置为基于用于刷新第一存储器中的所述目标行地址的命令的接收的数量来生成目标刷新信号。

    半导体装置
    3.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN117253527A

    公开(公告)日:2023-12-19

    申请号:CN202310172414.1

    申请日:2023-02-24

    Abstract: 提供了半导体装置。所述半导体装置可包括:存储器装置,包括存储器单元、页缓冲器和第一开关,第一开关具有电连接到位于存储器单元的键合点的第一节点的第一端、以及连接到位于页缓冲器的第二节点的第二端;以及存储器控制器,被配置为在第一时段将预充电电压施加到第一节点和第二节点,在第一时段之后的第二时段中闭合第一开关,并且被配置为在第一开关被闭合之后基于第二节点的电压来确定存储器单元与第一开关之间的键合是否有缺陷。

    行解码器电路、存储器器件和存储器系统

    公开(公告)号:CN117174128A

    公开(公告)日:2023-12-05

    申请号:CN202310644743.1

    申请日:2023-06-01

    Abstract: 一种行解码器电路包括连接到电源节点和第一节点的第一晶体管;并联连接在第一节点和电力地节点之间的多个第二节点,多个第二节点中的每一个都连接到多条字线中对应的字线;连接在第一节点和多个第二节点之间的多个第二晶体管;连接在多个第二节点和电力地节点之间的多个第三晶体管;通过接收第一节点的电压和参考电压来输出检测信号的比较器。

    存储器装置及其防御方法
    5.
    发明公开

    公开(公告)号:CN117253515A

    公开(公告)日:2023-12-19

    申请号:CN202310396778.8

    申请日:2023-04-13

    Abstract: 提供存储器装置及其防御方法。所述防御方法包括:获得用于刷新存储器单元阵列的遭受攻击的行的多个防御类型;确定所述多个防御类型的相应的操作时间;以及通过基于确定的相应的操作时间在所述多个防御类型之间进行切换来对存储器单元阵列的所述行执行刷新操作。

    CXL装置和CXL装置的操作方法
    7.
    发明公开

    公开(公告)号:CN118069035A

    公开(公告)日:2024-05-24

    申请号:CN202311028567.5

    申请日:2023-08-15

    Abstract: 本发明的实施例提供CXL装置和CXL装置的操作方法,所述CXL装置包括:多个存储器;存储器管理单元,被配置为:配置所述多个存储器被分类并且包括在其中的至少一个层组;基于所述多个存储器中的第一存储器的元数据确定第一存储器的等级,并且根据所述等级确定所述至少一个层组中的第一存储器所属的层组;以及存储器处理单元,被配置为基于数据的分层信息将数据存储在所述多个存储器中的包括在所述至少一个层组中的至少一个存储器中。

    测试装置、测试方法和测试系统
    8.
    发明公开

    公开(公告)号:CN117275564A

    公开(公告)日:2023-12-22

    申请号:CN202310417828.6

    申请日:2023-04-18

    Abstract: 测试装置、测试方法和测试系统被提供。所述测试装置包括电源电路和测试控制器,电源电路被配置为通过电源电压引脚将输入电压供应到被测存储器装置,测试控制器被配置为:(i)将命令信号发送到存储器装置,(ii)在发送命令信号之后的第一时间点测量通过电源电压引脚流向存储器装置的第一电流,(iii)在与第一时间点不同的第二时间点测量通过电源电压引脚流向存储器装置的第二电流,并且(iv)将测量的第一电流与测量的第二电流进行比较,从而确定存储器装置中是否具有缺陷。

Patent Agency Ranking