公开(公告)号：CN114496956A

公开(公告)日：2022-05-13

申请号：CN202111224190.1

申请日：2021-10-20

Applicant: 三星电子株式会社

Inventor： 金载山 ,  禹昇汉 ,  李海硕 ,  权宁天 ,  吴凛

IPC: H01L23/48 ,  H01L23/31

Abstract: 一种半导体器件，包括：半导体结构，包括具有带沟道的有源区的半导体衬底；硅通孔(TSV)结构，包括配置为传送电力的电力TSV和配置为传送信号的信号TSV；以及排除区，位于距所述TSV结构的预定距离处并且由所述有源区界定。所述TSV结构穿透所述半导体衬底。所述排除区包括离所述电力TSV第一距离的第一元件区域和离所述信号TSV第二距离的第二元件区域。

公开(公告)号：CN114155891A

公开(公告)日：2022-03-08

申请号：CN202110833742.2

申请日：2021-07-22

Applicant: 三星电子株式会社

Inventor： 权宁天 ,  金载山 ,  柳济民 ,  尹载允 ,  李海硕

IPC: G11C8/12 ,  G11C16/34

Abstract: 根据一个方面的存储设备可以包括：存储单元阵列，包括各自包括多个存储体的第一存储体区域和第二存储体区域；运算逻辑，包括与所述第一存储体区域相对应的一个或多个第一处理元件PE和与所述第二存储体区域相对应的一个或多个第二处理元件PE；控制逻辑，被配置为基于外部源设置信息来控制第一存储体区域和第二存储体区域的模式；第一模式信号发生器和第二模式信号发生器，被配置为控制第一和第二PE的启用，其中，响应于第一存储体区域被设置为运算模式并且第二存储体区域被设置为常规模式，第一模式信号发生器被配置为输出第一模式信号以启用第一PE，并且第二模式信号发生器被配置为输出第二模式信号以禁用第二PE。