公开(公告)号：CN112447748A

公开(公告)日：2021-03-05

申请号：CN202010511335.5

申请日：2020-06-08

Applicant: 三星电子株式会社

Inventor： 金燦镐 ,  朴珠用 ,  边大锡

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582

Abstract: 可以提供一种三维半导体存储器装置，所述三维半导体存储器装置包括第一芯片和堆叠在第一芯片上的第二芯片。第一芯片可以包括：第一基底，包括第一外围电路区域和第二外围电路区域；第一接触插塞和第二接触插塞；以及第一无源器件，位于第二接触插塞上并且电连接到第二接触插塞。第二芯片可以包括第二基底，第二基底包括分别与第一芯片的第二外围电路区域和第一外围电路区域竖直地叠置的单元阵列区域和接触区域。第二芯片还可以包括栅电极以及设置在第二基底的接触区域上和栅电极的端部上的单元接触插塞。第一无源器件可以竖直地位于栅电极与第二接触插塞之间并且可以包括第一接触线。

公开(公告)号：CN109960467A

公开(公告)日：2019-07-02

申请号：CN201811558533.6

申请日：2018-12-19

Applicant: 三星电子株式会社

Inventor： 金承范 ,  金燦镐

IPC: G06F3/06 ,  G11C29/00

Abstract: 提供一种非易失性存储器装置及其操作方法以及包括其的存储装置。一种非易失性存储器装置包括存储器单元阵列和控制电路。存储器单元阵列包括多个存储器块，每个存储器块包括分别连接到多条字线的多个存储器单元，所述多条字线垂直堆叠在基底上。控制电路基于被指定为坏块的第一存储器块的不可校正的错误的错误信息，将所述多个存储器块的第一存储器块划分为局部坏区域和局部正常区域。控制电路基于命令和地址通过将第一偏置条件应用于局部坏区域并将第二偏置条件应用于局部正常区域来对局部正常区域执行存储器操作，第一偏置条件不同于第二偏置条件。

公开(公告)号：CN112732172A

公开(公告)日：2021-04-30

申请号：CN202011008139.2

申请日：2020-09-23

Applicant: 三星电子株式会社

Inventor： 金泰孝 ,  边大锡 ,  劝兑晎 ,  金燦镐 ,  李泰润

IPC: G06F3/06

Abstract: 公开了一种存储器装置和计算机系统。所述存储器装置包括：存储器区域，存储器区域包括第一存储器区域和第二存储器区域，第一存储器区域包括存储N位数据的第一存储器单元，第二存储器区域包括存储M位数据的第二存储器单元，其中，“M”和“N”是自然数，并且M大于N；以及控制器，被配置为使用第一读取操作读取存储在第一存储器区域中的数据，使用与第一读取操作不同的第二读取操作读取存储在第二存储器区域中的数据，并且基于数据的使用频率(FOU)选择性地将数据存储在第一存储器区域和第二存储器区域中的一个中。

公开(公告)号：CN109960467B

公开(公告)日：2024-04-26

申请号：CN201811558533.6

申请日：2018-12-19

Applicant: 三星电子株式会社

Inventor： 金承范 ,  金燦镐

IPC: G06F3/06 ,  G11C29/00

Abstract: 提供一种非易失性存储器装置及其操作方法以及包括其的存储装置。一种非易失性存储器装置包括存储器单元阵列和控制电路。存储器单元阵列包括多个存储器块，每个存储器块包括分别连接到多条字线的多个存储器单元，所述多条字线垂直堆叠在基底上。控制电路基于被指定为坏块的第一存储器块的不可校正的错误的错误信息，将所述多个存储器块的第一存储器块划分为局部坏区域和局部正常区域。控制电路基于命令和地址通过将第一偏置条件应用于局部坏区域并将第二偏置条件应用于局部正常区域来对局部正常区域执行存储器操作，第一偏置条件不同于第二偏置条件。

公开(公告)号：CN112992198A

公开(公告)日：2021-06-18

申请号：CN202011498309.X

申请日：2020-12-17

Applicant: 三星电子株式会社

Inventor： 劝兑晎 ,  金燦镐 ,  尹敬和 ,  边大锡 ,  尹治元

IPC: G11C5/06 ,  G11C5/14

Abstract: 提供了一种半导体存储器装置。为了允许在半导体存储器装置中密集集成大量的堆叠字线，电荷泵被包括在半导体存储器装置中。电荷泵使用电容器。电容器相对于密集集成来实现。一些组件放置在堆叠的字线下面，一些组件不在堆叠的字线下面。不在堆叠字线下面的电容器的容量由并联结构部分地提供。

公开(公告)号：CN112310100A

公开(公告)日：2021-02-02

申请号：CN202010401841.9

申请日：2020-05-13

Applicant: 三星电子株式会社

Inventor： 尹敬和 ,  金燦镐 ,  姜东求

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11578

Abstract: 提供了一种垂直存储器装置。该垂直存储器装置包括：栅电极，形成在基底上且在与基底的上表面基本上垂直的第一方向上彼此分隔开，栅电极包括第一栅电极和插置在第一栅电极与基底之间的第二栅电极；沟道，在第一方向上延伸穿过栅电极；绝缘隔离图案，在第一方向上延伸穿过第一栅电极，并在与基底的上表面基本上平行的第二方向上将第一栅电极分开；以及阻挡图案，设置在每个栅电极的上表面、下表面和侧壁上，栅电极的侧壁面对沟道。绝缘隔离图案直接接触第一栅电极。