-
公开(公告)号：CN108695314A
公开(公告)日：2018-10-23
申请号：CN201810305468.X
申请日：2018-04-08
Applicant: 三星电子株式会社
IPC: H01L27/02
CPC classification number: H01L27/11807 , H01L27/0207 , H01L2027/11861 , H01L2027/11864 , H01L2027/11875 , H01L2027/11881 , H01L2027/11885 , H01L27/0203
Abstract: 本公开提供了集成电路及其制造方法以及集成电路的导电层。一种集成电路包括：在第一导电层中的第一导电图案；第二导电图案，在第一导电层之上的第二导电层中；以及通路，与第一导电图案和第二导电图案电连接以允许从第一导电图案流动到第二导电图案的第一电流和从第二导电图案流动到第一导电图案的第二电流在不同的时间经过。通路布置在第一导电图案上使得在第一导电图案中第一电流的路径不与第二电流的路径重叠。
-
公开(公告)号：CN118471973A
公开(公告)日：2024-08-09
申请号：CN202410073532.1
申请日：2024-01-17
Applicant: 三星电子株式会社
Abstract: 集成电路包括：电源轨，在第一方向上延伸，并且被配置为接收电源电压；栅极线，在电源轨下方，并且在与第一方向相交的第二方向上延伸；源极/漏极区域，在第一方向上与栅极线邻近，并且被配置为从电源轨接收电源电压；前侧配线层，在电源轨上方，连接到电源轨，并且被配置为将电源电压发送到电源轨；以及背侧配线层，在电源轨下方，连接到电源轨，并且被配置为将电源电压发送到电源轨。
-
公开(公告)号：CN112466870B
公开(公告)日：2025-02-07
申请号：CN202010644974.9
申请日：2020-07-07
Applicant: 三星电子株式会社
IPC: H10D89/10 , H10B80/00 , H03K19/0944 , H03K19/0948 , H03K19/096
Abstract: 一种半导体器件包括触发器单元。该触发器单元形成在半导体衬底上，包括触发器电路，并且包括扫描多路复用器电路、主锁存器电路、从锁存器电路、时钟驱动器电路和输出电路。扫描多路复用器电路、主锁存器电路、从锁存器电路、时钟驱动器电路和输出电路中的每个包括基于输入一起输出该电路的结果信号的多个有源器件，是触发器电路的子电路，并且当从平面图观看时占据触发器电路的连续边界区域。当从平面图观看时，所述子电路中的至少第一子电路和第二子电路在第一重叠区域中重叠，第一重叠区域包括用于第一子电路的第一连续边界区域的部分和用于第二子电路的第二连续边界区域的部分。
-
公开(公告)号：CN108695314B
公开(公告)日：2023-12-12
申请号：CN201810305468.X
申请日：2018-04-08
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 本公开提供了集成电路及其制造方法以及集成电路的导电层。一种集成电路包括：在第一导电层中的第一导电图案；第二导电图案，在第一导电层之上的第二导电层中；以及通路，与第一导电图案和第二导电图案电连接以允许从第一导电图案流动到第二导电图案的第一电流和从第二导电图案流动到第一导电图案的第二电流在不同的时间经过。通路布置在第一导电图案上使得在第一导电图案中第一电流的路径不与第二电流的路径重叠。
-
公开(公告)号：CN105608243B
公开(公告)日：2019-07-12
申请号：CN201510689951.9
申请日：2015-10-22
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/5081 , H01L27/0207 , H01L27/11807
Abstract: 提供了一种集成电路和设计集成电路的布局的方法。所述方法包括：准备存储第一标准单元和第二标准单元的标准单元库，第一标准单元和第二标准单元中的每个包括沿第一方向延伸的多条导线，将第一标准单元和第二标准单元放置成沿平行于所述多条导线的第一边界彼此邻近，当同一电压被施加到在第一标准单元中邻近第一边界的第一图案和在第二标准单元中邻近第一边界的第二图案时，通过使用所述多条导线中的至少一条第一导线产生去耦电容器，所述至少一条第一导线邻近第一边界。
-
Patent Agency Ranking
-
公开(公告)号：CN117650144A
公开(公告)日：2024-03-05
申请号：CN202310535650.5
申请日：2023-05-12
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 提供了一种半导体装置。该半导体装置包括：位于衬底上的逻辑单元区域；位于逻辑单元区域上的包括多个金属层的互连层；以及位于互连层中的第一竖直结构，其中，第一竖直结构将逻辑单元区域竖直地连接至多个金属层中的最上部金属层，多个单元结构中的每一个包括下过孔件、下互连线、上过孔件以及上互连线，多个单元结构中的每一个相应的单元结构的下互连线和上互连线彼此交叉，并且多个单元结构中的每一个的上互连线包括第一上互连线。
-
公开(公告)号：CN112466870A
公开(公告)日：2021-03-09
申请号：CN202010644974.9
申请日：2020-07-07
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/118 , H03K19/0944 , H03K19/0948 , H03K19/096
Abstract: 一种半导体器件包括触发器单元。该触发器单元形成在半导体衬底上，包括触发器电路，并且包括扫描多路复用器电路、主锁存器电路、从锁存器电路、时钟驱动器电路和输出电路。扫描多路复用器电路、主锁存器电路、从锁存器电路、时钟驱动器电路和输出电路中的每个包括基于输入一起输出该电路的结果信号的多个有源器件，是触发器电路的子电路，并且当从平面图观看时占据触发器电路的连续边界区域。当从平面图观看时，所述子电路中的至少第一子电路和第二子电路在第一重叠区域中重叠，第一重叠区域包括用于第一子电路的第一连续边界区域的部分和用于第二子电路的第二连续边界区域的部分。
-
公开(公告)号：CN112310224A
公开(公告)日：2021-02-02
申请号：CN202010748817.2
申请日：2020-07-30
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L27/02 , H01L23/48 , H01L23/528
Abstract: 一种半导体器件包括：第一栅电极，设置在基板上并在第一水平方向上延伸；第一栅极接触和虚设栅极接触，在第一水平方向上彼此间隔开并与第一栅电极的顶表面接触；第一互连线，在第二水平方向上延伸并在关于基板的上表面的垂直方向上与第一栅极接触重叠；以及电压发生器，配置为产生第一电压并经由第一互连线和第一栅极接触将第一电压施加到第一栅电极。第一栅电极经由第一互连线和第一栅极接触从电压发生器接收第一电压。虚设栅极接触经由第一栅电极接收第一电压。
-
公开(公告)号：CN105608243A
公开(公告)日：2016-05-25
申请号：CN201510689951.9
申请日：2015-10-22
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/5081 , H01L27/0207 , H01L27/11807
Abstract: 提供了一种集成电路和设计集成电路的布局的方法。所述方法包括：准备存储第一标准单元和第二标准单元的标准单元库，第一标准单元和第二标准单元中的每个包括沿第一方向延伸的多条导线，将第一标准单元和第二标准单元放置成沿平行于所述多条导线的第一边界彼此邻近，当同一电压被施加到在第一标准单元中邻近第一边界的第一图案和在第二标准单元中邻近第一边界的第二图案时，通过使用所述多条导线中的至少一条第一导线产生去耦电容器，所述至少一条第一导线邻近第一边界。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.032 seconds)
