-
公开(公告)号：CN110942796B
公开(公告)日：2024-10-18
申请号：CN201910594574.9
申请日：2019-07-03
Applicant: 三星电子株式会社
IPC: G11C16/26 , G11C16/08 , G11C16/24 , G06F12/02 , G06F12/0882
Abstract: 提供了一种非易失性存储器装置和操作非易失性存储器装置的方法，非易失性存储器装置包括：存储器单元阵列，包括页，每个页包括存储数据比特的存储器单元，每个数据比特通过不同的阈值电压是可选择的；页缓冲器电路，通过位线结合到存储器单元阵列，页缓冲器电路包括页缓冲器以从选择的存储器单元感测数据并且执行均包括两个顺序的感测操作的第一读取操作和第二读取操作以确定一个数据状态，每个页缓冲器包括锁存器，锁存器被配置为顺序地存储两个顺序感测操作的结果；以及控制电路，控制页缓冲器以存储第一读取操作的结果，在完成第一读取操作之后重置锁存器并且基于谷来执行第二读取操作，谷基于第一读取操作的结果来确定。
-
公开(公告)号：CN110197690B
公开(公告)日：2024-08-02
申请号：CN201910122861.X
申请日：2019-02-18
Applicant: 三星电子株式会社
Abstract: 存储器器件包括多个字线。一种操作存储器器件的方法包括：通过向第一字线施加具有第一电平的偏移电平的虚拟读取电压，针对被连接到字线当中的第一字线的第一存储器单元执行第一虚拟读取操作；基于执行第一虚拟读取操作的结果，确定第一存储器单元的阈值电压分布的劣化；基于确定阈值电压分布的结果，将虚拟读取电压的偏移电平调整为第二电平；以及通过向字线当中的第二字线施加具有被调整为第二电平的偏移电平的虚拟读取电压，针对被连接到字线当中的第二字线的第二存储器单元执行第二虚拟读取操作。
-
公开(公告)号：CN110021328B
公开(公告)日：2024-06-07
申请号：CN201811306234.3
申请日：2018-11-05
Applicant: 三星电子株式会社
Abstract: 提供了一种存储装置，所述存储装置包括：向选定的字线提供读取电压并向多条未选定的字线提供通过电压的电压发生器；以及劣化水平检测电路。所述选定的字线和所述未选定的字线连接到多个存储单元。所述劣化水平检测电路基于接收到所述读取电压的存储单元的数据来检测连接到所述选定的字线的存储单元的劣化水平。连接到所述选定的字线的存储单元和接收到所述读取电压的存储单元包括在所述多个存储单元中。所述电压发生器基于所述劣化水平来改变提供给所述未选定的字线的所述通过电压。
-
公开(公告)号：CN109960467B
公开(公告)日：2024-04-26
申请号：CN201811558533.6
申请日：2018-12-19
Applicant: 三星电子株式会社
Abstract: 提供一种非易失性存储器装置及其操作方法以及包括其的存储装置。一种非易失性存储器装置包括存储器单元阵列和控制电路。存储器单元阵列包括多个存储器块，每个存储器块包括分别连接到多条字线的多个存储器单元，所述多条字线垂直堆叠在基底上。控制电路基于被指定为坏块的第一存储器块的不可校正的错误的错误信息，将所述多个存储器块的第一存储器块划分为局部坏区域和局部正常区域。控制电路基于命令和地址通过将第一偏置条件应用于局部坏区域并将第二偏置条件应用于局部正常区域来对局部正常区域执行存储器操作，第一偏置条件不同于第二偏置条件。
-
公开(公告)号：CN110322916A
公开(公告)日：2019-10-11
申请号：CN201910192540.7
申请日：2019-03-14
Applicant: 三星电子株式会社
Abstract: 一种存储设备，包括：存储单元阵列；控制逻辑电路；和行译码器。行译码器被配置为基于控制逻辑电路的控制来激活串选择线。在第一编程操作和第二编程操作之间形成编程间隔。控制逻辑电路包括重编程控制器，被配置为控制行译码器，使得在连接到第一字线的存储单元中连接到不同串选择线的存储单元中的编程间隔不同。
-
Patent Agency Ranking
公开(公告)号：CN109961819A
公开(公告)日：2019-07-02
申请号：CN201811248198.X
申请日：2018-10-25
Applicant: 三星电子株式会社
Inventor： 金承范
Abstract: 提供非易失性存储器装置及其操作方法以及包括其的存储装置。非易失性存储器装置包括：存储器单元阵列和控制电路。存储器单元阵列包括多个存储器块，所述多个存储器块包括分别连接到多条字线的多个存储器单元，所述多条字线垂直堆叠在基板上，所述多个存储器单元中的一些存储器单元由小于一个存储器块的子块单元选择。控制电路基于第一存储器块的多个子块中的每个子块的错误发生频率，将所述多个子块划分为至少一个坏子块和至少一个正常子块，并基于从非易失性存储器装置的外部提供的命令和地址，将不同的编程/擦除周期应用于所述至少一个坏子块和所述至少一个正常子块。所述至少一个坏子块与所述至少一个正常子块彼此相邻。
-
公开(公告)号：CN102446553B
公开(公告)日：2016-12-14
申请号：CN201110293638.5
申请日：2011-09-29
Applicant: 三星电子株式会社
Abstract: 一种快闪存储器的字线电压生成方法包括：使用正电压生成器生成编程电压；使用负电压生成器生成与多个负数据状态相对应的多个负编程验证电压；以及使用所述正电压生成器生成与至少一个或多个状态相对应的至少一个或多个编程验证电压。生成多个负编程验证电压包括：生成第一负验证电压；放电负电压生成器的输出，使其变得高于所述第一负验证电压；以及执行负电荷泵浦操作，直到负电压生成器的输出达到第二负验证电压电平。
-
公开(公告)号：CN102037397A
公开(公告)日：2011-04-27
申请号：CN200980118304.5
申请日：2009-03-06
Applicant: 三星电子株式会社
IPC: G02F1/1333
CPC classification number: G02F1/133308 , G02F1/133603 , G02F1/133604 , G02F1/133605 , G02F1/133608 , G02F1/133611 , G02F2001/133314 , G02F2001/133322 , G02F2001/133325 , G02F2001/133328 , G02F2201/465 , G09F9/30
Abstract: 一种显示装置，具有底架和至少一个光学构件，该底架具有形成在其一侧的开口，且在所述底架中容纳光源，该至少一个光学构件连接到开口以提高从光源发射的光的光学特性，该显示装置包括光学构件固定单元，该光学构件固定单元包括：整体支撑件，与底架整体形成；和可分离支撑件，连接到底架以防止连接到整体支撑件的至少一个光学构件的移动。该显示装置允许可分离支撑件具有比常规中间框小的尺寸，因此减少生产成本并容易地将至少一个光学构件装配到底架。
-
公开(公告)号：CN110931069A
公开(公告)日：2020-03-27
申请号：CN201910827364.X
申请日：2019-09-03
Applicant: 三星电子株式会社
Abstract: 提供一种非易失性存储器和一种竖直NAND闪存。所述非易失性存储器包括：存储器单元区域，包括靠近存储器单元区域的第一端的外部区域和通过外部区域与第一端分开的内部区域；第一位线和第二位线；外部存储器单元串，包括连接到延伸通过外部区域的外部柱的存储器单元；内部存储器单元串，包括连接到延伸通过内部区域的内部柱的存储器单元；以及数据输入/输出电路。数据输入/输出电路包括：页面缓冲器电路，在第一读取操作期间，页面缓冲器电路连接第一位线，并且在第二读取操作期间，页面缓冲器电路连接第二位线；以及读取电压确定单元，选择在第一读取操作期间使用的第一最佳读取电压和在第二读取操作期间使用的第二最佳读取电压。
-
公开(公告)号：CN102592668B
公开(公告)日：2016-09-14
申请号：CN201210001056.X
申请日：2012-01-04
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/16
Abstract: 一种方法用于编程非易失性存储器设备的存储器块。该非易失性存储器设备操作上连接至存储器控制器，存储器块由位于串选择线与对应于该串选择线的公共源极线之间的多条字线定义。该方法包括：编程存储器块的第一子块；在第一子块的编程期间在非易失性存储设备中确定何时编程参考字线；当确定在编程第一子块期间编程参考字线时部分擦除存储器块的第二子块。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.054 seconds)
