用于及具有物理不可克隆功能的集成电路

    公开(公告)号:CN109428724B

    公开(公告)日:2021-12-24

    申请号:CN201810826612.4

    申请日:2018-07-25

    Abstract: 一种用于物理不可克隆功能的集成电路及具有物理不可克隆功能的集成电路,包括第一物理不可克隆功能单元、第二物理不可克隆功能单元及组合电路。第一物理不可克隆功能单元及第二物理不可克隆功能单元基于逻辑门的阈值电平来分别输出具有唯一电平的第一单元信号及第二单元信号。组合电路包括基于第一单元信号及第二单元信号来产生第一组合信号的第一级。第一物理不可克隆功能单元及第二物理不可克隆功能单元分别包括第一逻辑门及第二逻辑门,第一逻辑门及第二逻辑门分别输出第一单元信号及第二单元信号。组合电路包括接收第一单元信号及第二单元信号并输出第一组合信号的第三逻辑门。第三逻辑门具有与第一逻辑门及第二逻辑门中的每一者相同的结构。

    物理不可克隆功能电路、系统及具有此功能的集成电路

    公开(公告)号:CN108880818B

    公开(公告)日:2021-08-24

    申请号:CN201810175242.2

    申请日:2018-03-02

    Abstract: 本发明提供具有低误比特率的物理不可克隆功能电路、包括所述物理不可克隆功能电路的物理不可克隆功能系统以及具有物理不可克隆功能的集成电路。所述物理不可克隆功能电路包括:多个物理不可克隆功能单元,分别被配置成通过对电源电压进行分压来产生输出电压;参考电压产生器,被配置成通过对所述电源电压进行分压来产生第一参考电压;以及比较单元,被配置成将所述多个物理不可克隆功能单元的所述输出电压与所述第一参考电压依序进行比较,以输出所述多个物理不可克隆功能单元的数据值。

    用于及具有物理不可克隆功能的集成电路

    公开(公告)号:CN109428724A

    公开(公告)日:2019-03-05

    申请号:CN201810826612.4

    申请日:2018-07-25

    Abstract: 一种用于物理不可克隆功能的集成电路及具有物理不可克隆功能的集成电路,包括第一物理不可克隆功能单元、第二物理不可克隆功能单元及组合电路。第一物理不可克隆功能单元及第二物理不可克隆功能单元基于逻辑门的阈值电平来分别输出具有唯一电平的第一单元信号及第二单元信号。组合电路包括基于第一单元信号及第二单元信号来产生第一组合信号的第一级。第一物理不可克隆功能单元及第二物理不可克隆功能单元分别包括第一逻辑门及第二逻辑门,第一逻辑门及第二逻辑门分别输出第一单元信号及第二单元信号。组合电路包括接收第一单元信号及第二单元信号并输出第一组合信号的第三逻辑门。第三逻辑门具有与第一逻辑门及第二逻辑门中的每一者相同的结构。

    卡盘组件及具有该组件的高密度等离子设备

    公开(公告)号:CN101312144A

    公开(公告)日:2008-11-26

    申请号:CN200810127761.8

    申请日:2008-02-05

    CPC classification number: H01L21/68735 H01L21/68742

    Abstract: 一种用于高密度等离子设备的卡盘组件,包括:具有上表面和形成在外围部分中的多个销孔的卡盘,其中该卡盘的上表面配置成在其上接收一半导体衬底;衬底导引器设置在该卡盘外表面上,其中该衬底导引器被配置成防止定位在该卡盘上表面上的半导体衬底离开该卡盘;设置在该卡盘的下部的固定板;固定在该固定板上并且沿从该固定板向上的方向中延伸的多个升降销,以便每一个升降销分别插入多个销孔中的一个,其中每一个升降销具有延伸到邻近该卡盘上表面的位置的上表面;和穿过该固定板并且与卡盘的下部啮合的卡盘升降机,其中该卡盘升降机被配置为向上和向下移动该卡盘。

Patent Agency Ranking