公开(公告)号：CN117936460A

公开(公告)日：2024-04-26

申请号：CN202311376878.0

申请日：2023-10-23

Applicant: 三星电子株式会社

Inventor： 赵南奎 ,  金锡勋 ,  金正泽 ,  朴判贵 ,  俞秀旼 ,  郑谞珍

IPC: H01L21/82 ,  H01L27/088 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种半导体器件的制造方法和一种半导体器件，该制造方法包括：在子栅极牺牲图案和半导体图案的堆叠结构上形成彼此间隔开的多个主栅极牺牲图案；在主栅极牺牲图案之间形成第一绝缘层；去除主栅极牺牲图案；去除子栅极牺牲图案；在从其去除了主栅极牺牲图案的空间中形成主栅极虚设图案；在从其去除了子栅极牺牲图案的空间中形成多个子栅极虚设图案；在去除了第一绝缘层的空间下方形成凹陷；在凹陷内形成源极/漏极图案；在源极/漏极图案上形成第二绝缘层；去除主栅极虚设图案和子栅极虚设图案；以及在去除了主栅极虚设图案和子栅极虚设图案的空间中形成栅极电极。

公开(公告)号：CN114628491A

公开(公告)日：2022-06-14

申请号：CN202111211674.2

申请日：2021-10-18

Applicant: 三星电子株式会社

Inventor： 崔珉姬 ,  郑谞珍 ,  金锡勋 ,  金正泽 ,  朴判贵 ,  梁炆承 ,  河龙

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/423 ,  H01L27/088 ,  B82Y40/00

Abstract: 一种集成电路器件包括：鳍型有源区，位于衬底上；至少一个纳米片，具有面对鳍顶的底表面；栅极线，位于所述鳍型有源区上；以及源极/漏极区，位于所述鳍型有源区上，与所述栅极线相邻，并且与所述至少一个纳米片接触，其中，所述源极/漏极区包括下主体层和上主体层，所述下主体层的顶表面包括下刻面，所述下刻面在其在从所述至少一个纳米片到所述源极/漏极区的中心的方向上延伸时朝向所述衬底下降的，并且所述上主体层包括与所述下刻面接触的底表面和具有上刻面的顶表面。对于垂直截面，所述下刻面沿着相应的第一线延伸，所述上刻面沿着与所述第一线相交的第二线延伸。

公开(公告)号：CN117199071A

公开(公告)日：2023-12-08

申请号：CN202310660218.9

申请日：2023-06-05

Applicant: 三星电子株式会社

Inventor： 郑谞珍 ,  金正泽 ,  梁炆承 ,  俞秀旼 ,  赵南奎 ,  金锡勋 ,  朴判贵

IPC: H01L27/088 ,  H01L29/36 ,  H01L29/06 ,  H01L29/161 ,  H01L29/167

Abstract: 一种集成电路(IC)器件包括：鳍型有源区；沟道区，在鳍型有源区上；栅极线，在鳍型有源区上围绕沟道区；源极/漏极区，在鳍型有源区上与栅极线相邻并具有面对沟道区的侧壁，其中源极/漏极区包括第一缓冲层、第二缓冲层和主体层，第一缓冲层、第二缓冲层和主体层在远离鳍型有源区的方向上依次堆叠，每个包括掺有p型掺杂剂的Si1‑xGex层(x大于0)，并具有不同的Ge浓度，第二缓冲层共形地覆盖第一缓冲层的面对主体层的表面。第二缓冲层的侧缓冲部分与底缓冲部分的厚度比率在约0.9至约1.1的范围内。

公开(公告)号：CN112530944A

公开(公告)日：2021-03-19

申请号：CN202010643649.0

申请日：2020-07-06

Applicant: 三星电子株式会社

Inventor： 李承烈 ,  金容丞 ,  金正泽 ,  朴判贵 ,  徐东灿 ,  梁炆承 ,  郑谞珍 ,  崔珉姬 ,  河龙

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/06

Abstract: 一种集成电路器件，包括：鳍型有源区，从衬底突出并沿第一方向延伸；多个半导体图案，与鳍型有源区的上表面分开设置，所述多个半导体图案均包括沟道区；栅电极，围绕所述多个半导体图案，在垂直于第一方向的第二方向上延伸，并且包括主栅电极和子栅电极，其中所述主栅电极设置在所述多个半导体图案中的最上方半导体图案上并在第二方向上延伸，且所述子栅电极设置在多个半导体图案之间；第一间隔结构，设置在所述主栅电极的两个侧壁上；以及源极区/漏极区，与所述多个半导体图案相连，设置在所述栅电极的两侧，并接触所述间隔结构的底表面。