公开(公告)号：CN110634882A

公开(公告)日：2019-12-31

申请号：CN201910556232.8

申请日：2019-06-25

Applicant: 三星电子株式会社

Inventor： 郑在景 ,  宋润洽 ,  崔畅桓 ,  薛玹珠

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L21/768

Abstract: 提供一种半导体装置和用于制造该半导体装置的方法。所述半导体装置包括：基底；堆叠结构，包括交替地堆叠在基底上的栅极图案和层间绝缘膜；绝缘柱，在堆叠结构内沿基底的厚度方向延伸；多晶金属氧化物膜，在绝缘柱与堆叠结构之间沿绝缘柱的侧壁延伸；具有过渡金属的衬膜，在绝缘柱与多晶金属氧化物膜之间；以及隧道绝缘膜、电荷存储膜和阻挡绝缘膜，按次序设置在多晶金属氧化物膜与栅极图案之间。

公开(公告)号：CN110634882B

公开(公告)日：2024-06-07

申请号：CN201910556232.8

申请日：2019-06-25

Applicant: 三星电子株式会社

Inventor： 郑在景 ,  宋润洽 ,  崔畅桓 ,  薛玹珠

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/27 ,  H01L21/768

Abstract: 提供一种半导体装置和用于制造该半导体装置的方法。所述半导体装置包括：基底；堆叠结构，包括交替地堆叠在基底上的栅极图案和层间绝缘膜；绝缘柱，在堆叠结构内沿基底的厚度方向延伸；多晶金属氧化物膜，在绝缘柱与堆叠结构之间沿绝缘柱的侧壁延伸；具有过渡金属的衬膜，在绝缘柱与多晶金属氧化物膜之间；以及隧道绝缘膜、电荷存储膜和阻挡绝缘膜，按次序设置在多晶金属氧化物膜与栅极图案之间。

公开(公告)号：CN115346983A

公开(公告)日：2022-11-15

申请号：CN202210169606.2

申请日：2022-02-23

Applicant: 三星电子株式会社 ,  汉阳大学校产学协力团

Inventor： 郑在景 ,  柳民泰 ,  薛玹珠 ,  柳成原 ,  李元锡 ,  赵珉熙 ,  许栽硕

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体存储器件，包括：位线，在第一方向上延伸；沟道图案，在位线上并且包括与位线接触的第一氧化物半导体层和在第一氧化物半导体层上的第二氧化物半导体层，其中，第一氧化物半导体层和第二氧化物半导体层中的每一个包括与位线平行的水平部分以及从水平部分竖直地突出的第一竖直部分和第二竖直部分；第一字线和第二字线，在第二氧化物半导体层的第一竖直部分与第二竖直部分之间并且在第二氧化物半导体层的水平部分上；以及栅介电图案，在沟道图案与第一字线和第二字线之间。第二氧化物半导体层的厚度大于第一氧化物半导体层的厚度。