-
Patent Agency Ranking
公开(公告)号：CN109508514B
公开(公告)日：2023-03-28
申请号：CN201910083553.0
申请日：2014-10-29
Applicant: 三星电子株式会社
IPC: G06F30/39 , G06F30/392 , H01L27/02 , H01L27/092 , H01L27/105 , H01L29/66
Abstract: 本发明公开了一种布局设计系统、一种布局设计方法和一种半导体装置。所述布局设计系统包括：处理器；存储单元，被配置为存储具有第一面积的第一单元设计，其中，在第一单元设计中，在第一单元设计的边界上未布置端子；以及设计模块，被配置为通过在第一单元设计的边界上布置端子来产生具有大于第一面积的第二面积的第二单元设计。
-
公开(公告)号：CN111199968A
公开(公告)日：2020-05-26
申请号：CN201911075453.X
申请日：2019-11-06
Applicant: 三星电子株式会社
IPC: H01L27/02 , G06F30/392
Abstract: 提供了制造半导体装置的方法。制造半导体装置的方法包括从目标设计布局中选择目标图案。目标图案包括：目标网；电连接到目标网的目标过孔；以及交叉网，其电连接到目标过孔并且位于与目标网不同的水平高度上。该方法包括分析与目标网相邻的外围图案。此外，该方法包括生成冗余网和将冗余网和交叉网电连接的冗余过孔。
-
公开(公告)号：CN104657535B
公开(公告)日：2019-10-18
申请号：CN201410591856.0
申请日：2014-10-29
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种布局设计系统、一种布局设计方法和一种半导体装置。所述布局设计系统包括：处理器；存储单元，被配置为存储具有第一面积的第一单元设计，其中，在第一单元设计中，在第一单元设计的边界上未布置端子；以及设计模块，被配置为通过在第一单元设计的边界上布置端子来产生具有大于第一面积的第二面积的第二单元设计。
-
公开(公告)号：CN109508514A
公开(公告)日：2019-03-22
申请号：CN201910083553.0
申请日：2014-10-29
Applicant: 三星电子株式会社
IPC: G06F17/50 , H01L27/02 , H01L27/092 , H01L27/11 , H01L29/66
Abstract: 本发明公开了一种布局设计系统、一种布局设计方法和一种半导体装置。所述布局设计系统包括：处理器；存储单元，被配置为存储具有第一面积的第一单元设计，其中，在第一单元设计中，在第一单元设计的边界上未布置端子；以及设计模块，被配置为通过在第一单元设计的边界上布置端子来产生具有大于第一面积的第二面积的第二单元设计。
-
公开(公告)号：CN104657535A
公开(公告)日：2015-05-27
申请号：CN201410591856.0
申请日：2014-10-29
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种布局设计系统、一种布局设计方法和一种半导体装置。所述布局设计系统包括：处理器；存储单元，被配置为存储具有第一面积的第一单元设计，其中，在第一单元设计中，在第一单元设计的边界上未布置端子；以及设计模块，被配置为通过在第一单元设计的边界上布置端子来产生具有大于第一面积的第二面积的第二单元设计。
-
-
-
-
Search Results
5
records
(took 0.023 seconds)
