公开(公告)号：CN110896065A

公开(公告)日：2020-03-20

申请号：CN201910514165.3

申请日：2019-06-14

Applicant: 三星电子株式会社

Inventor： 李源俊 ,  申多慧 ,  李一炯

IPC: H01L23/498 ,  H01L43/02 ,  H01L43/08

Abstract: 提供了一种半导体器件，其包括位于衬底上的导电结构、位于所述导电结构上的蚀刻停止层、位于所述蚀刻停止层上的绝缘层以及延伸穿过所述蚀刻停止层和所述绝缘层并接触所述导电结构的接触插塞。所述接触插塞可以包括顺序堆叠并彼此接触的第一导电图案结构和第二导电图案结构。所述第一导电图案结构的上表面的宽度可以大于所述第二导电图案结构的下表面的宽度。所述第一导电图案结构的至少上部可以具有不垂直于所述衬底的上表面而是相对于所述衬底的所述上表面倾斜的侧壁。

公开(公告)号：CN119012710A

公开(公告)日：2024-11-22

申请号：CN202410017982.9

申请日：2024-01-05

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  申多慧

IPC: H10B61/00 ,  G11C11/16

Abstract: 提供了一种非易失性存储器件。所述非易失性存储器件包括：衬底，在所述衬底中限定了单元区域和外围区域；多导线层，所述多导线层设置在所述单元区域和所述外围区域上并且包括多层的金属导线；以及信息存储层，所述信息存储层包括以二维阵列结构布置在所述单元区域的所述多导线层上的多个信息存储装置，其中，布置在所述外围区域的所述多导线层的最上部中的第一金属导线位于比布置在所述单元区域的所述多导线层的最上部中的第二金属导线的高度低的高度。