ECC控制电路、多通道存储器系统以及相关操作方法

    公开(公告)号:CN101373449A

    公开(公告)日:2009-02-25

    申请号:CN200810212612.1

    申请日:2008-08-21

    Inventor: 洪周亨 任洸奭

    CPC classification number: G06F11/10

    Abstract: 提供一种ECC控制电路、多通道存储器系统以及相关操作方法。存储器控制器中的纠错编码(ECC)控制电路包括ECC控制器,被配置以响应于来自主机装置的请求从存储器装置接收数据。ECC控制器将数据发送给用于将数据传送到主机装置的直接存储器存取(DMA)缓冲器以及用于对数据进行错误检测和纠错的ECC块。ECC控制器被配置以响应于ECC块检测到数据中的错误来中断将数据发送给DMA缓冲器,并将从ECC块输出的已纠错数据发送给DMA缓冲器。还讨论了相关系统和方法。

    具有非易失性存储器的计算系统及其操作方法

    公开(公告)号:CN107967221B

    公开(公告)日:2023-06-27

    申请号:CN201710968228.3

    申请日:2017-10-17

    Inventor: 洪周亨 郑义英

    Abstract: 一种计算系统的操作方法包括:在提交队列中存储与对输入和输出之一的请求相对应的命令条目;从所述提交队列中获取所述命令条目,在受存储设备控制的主机存储器内移动与所述请求相对应的数据;在移动数据之后,在完成队列中更新所述请求的完成状态;以及在更新所述完成队列之后,在主机存储器和存储设备之间传输数据。

    ECC控制电路、多通道存储器系统以及相关操作方法

    公开(公告)号:CN101373449B

    公开(公告)日:2013-06-19

    申请号:CN200810212612.1

    申请日:2008-08-21

    Inventor: 洪周亨 任洸奭

    CPC classification number: G06F11/10

    Abstract: 本发明提供一种ECC控制电路、多通道存储器系统以及相关操作方法。存储器控制器中的纠错编码(ECC)控制电路包括ECC控制器,被配置以响应于来自主机装置的请求从存储器装置接收数据。ECC控制器将数据发送给用于将数据传送到主机装置的直接存储器存取(DMA)缓冲器以及用于对数据进行错误检测和纠错的ECC块。ECC控制器被配置以响应于ECC块检测到数据中的错误来中断将数据发送给DMA缓冲器,并将从ECC块输出的已纠错数据发送给DMA缓冲器。还讨论了相关系统和方法。

    存储装置和存储装置的操作方法
    4.
    发明公开

    公开(公告)号:CN115017554A

    公开(公告)日:2022-09-06

    申请号:CN202210138669.1

    申请日:2022-02-15

    Abstract: 本公开描述了一种存储装置和存储装置的操作方法。该存储装置包括非易失性存储器装置和控制非易失性存储器装置的存储器控制器。存储器控制器包括多个加密和解密核心,所述多个加密和解密核心同时执行初始化并且分别生成多个初始调整值,顺序地选择所述多个初始调整值以执行加密或解密,并且使用从所述多个初始调整值选择的初始调整值一起执行加密或解密。

    存储控制器和存储控制器的操作方法

    公开(公告)号:CN114974362A

    公开(公告)日:2022-08-30

    申请号:CN202210155364.1

    申请日:2022-02-21

    Abstract: 提供了存储控制器和存储控制器的操作方法。所述存储控制器包括:处理电路系统,被配置为:从与RAID(廉价磁盘冗余阵列)连接的多个非易失性存储器装置中的每个读取子条带数据,检查子条带数据中的至少一个的错误信息,以及响应于子条带数据中的所述至少一个具有不可纠正错误,执行RAID恢复操作;以及RAID存储器,存储RAID恢复操作的计算结果。

Patent Agency Ranking