-
公开(公告)号:CN102163548A
公开(公告)日:2011-08-24
申请号:CN201110045061.6
申请日:2011-02-22
Applicant: 三星电子株式会社
IPC: H01L21/20 , H01L21/28 , H01L29/772
CPC classification number: H01L29/66833 , H01L27/11578 , H01L27/11582 , H01L29/7926
Abstract: 一种制作半导体器件的方法,包括:在衬底上交替且重复地堆叠牺牲层和第一绝缘层;形成穿通所述牺牲层和所述第一绝缘层的开口;以及在所述开口的侧壁上形成隔离物,其中,所述开口的底部表面没有所述隔离物。在所述开口中形成半导体层。还披露了相关的器件。
-
公开(公告)号:CN105845687B
公开(公告)日:2019-04-09
申请号:CN201610065378.9
申请日:2016-01-29
Applicant: 三星电子株式会社
IPC: H01L27/11517
Abstract: 本发明公开了一种半导体存储器装置及其制造方法,该半导体存储器装置包括:堆叠件,其包括以交替和重复方式堆叠在衬底上的栅电极和绝缘层。单元沟道结构穿过堆叠件。单元沟道结构包括接触衬底的第一半导体图案和在第一半导体图案上的第一沟道图案。第一半导体图案延伸至从衬底的表面至第一半导体图案的顶表面的第一高度。伪沟道结构位于衬底上并且与堆叠件间隔开。伪沟道结构包括接触衬底的第二半导体图案和在第二半导体图案上的第二沟道图案。第二半导体图案延伸至从衬底的表面至第二半导体图案的顶表面的第二高度。第一高度大于第二高度。
-
公开(公告)号:CN107978545A
公开(公告)日:2018-05-01
申请号:CN201710852812.2
申请日:2017-09-19
Applicant: 三星电子株式会社
IPC: H01L21/673
CPC classification number: H01L21/6732 , C23C16/455 , C23C16/45521 , C23C16/4584 , C23C16/4586 , H01L21/67017 , H01L21/67098 , H01L21/67109 , H01L21/67309
Abstract: 本申请提供晶片舟组件及包含晶片舟组件的衬底处理设备。一种晶片舟组件包括舟、基座和底座。所述舟包括承托晶片的槽和包含气体管线的杆。所述基座包括第一表面、与所述第一表面相反的第二表面以及与所述气体管线耦接的连接管线。所述底座位于所述基座的第二表面上,使所述基座旋转,并向所述连接管线供应气体。所述舟位于所述基座的第一表面上。所述气体沿所述气体管线流动,并从所述杆与所述晶片接触的位置被喷散,以使所述晶片浮起。
-
公开(公告)号:CN105845687A
公开(公告)日:2016-08-10
申请号:CN201610065378.9
申请日:2016-01-29
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/11582 , H01L27/11565 , H01L27/11573 , H01L27/11575 , H01L29/42348 , H01L29/513 , H01L27/11551
Abstract: 本发明公开了一种半导体存储器装置及其制造方法,该半导体存储器装置包括:堆叠件,其包括以交替和重复方式堆叠在衬底上的栅电极和绝缘层。单元沟道结构穿过堆叠件。单元沟道结构包括接触衬底的第一半导体图案和在第一半导体图案上的第一沟道图案。第一半导体图案延伸至从衬底的表面至第一半导体图案的顶表面的第一高度。伪沟道结构位于衬底上并且与堆叠件间隔开。伪沟道结构包括接触衬底的第二半导体图案和在第二半导体图案上的第二沟道图案。第二半导体图案延伸至从衬底的表面至第二半导体图案的顶表面的第二高度。第一高度大于第二高度。
-
-
-