公开(公告)号：CN109935683A

公开(公告)日：2019-06-25

申请号：CN201811432190.9

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 金仁皓 ,  李愚铉 ,  权五益 ,  金相局 ,  金娟智 ,  朴钟撤

IPC: H01L43/08

Abstract: 一种半导体器件包括：顺序地堆叠在衬底上的第一下绝缘夹层、保护绝缘层和第一上绝缘夹层，以及穿透第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的导电图案。导电图案包括线部分和接触部分，线部分沿与衬底的上表面平行的方向延伸，接触部分从线部分朝衬底延伸。接触部分彼此分开且其间具有绝缘图案。绝缘图案包括第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的每个的一部分。绝缘图案的至少一部分具有台阶状的轮廓。

公开(公告)号：CN118695590A

公开(公告)日：2024-09-24

申请号：CN202410332778.6

申请日：2024-03-22

Applicant: 三星电子株式会社

Inventor： 朴赞训 ,  金钟圭 ,  金承勋 ,  朴素贤 ,  李愚铉

IPC: H10B12/00

Abstract: 一种集成电路器件，包括：具有有源区的衬底，在衬底上的多个位线结构，所述多个位线结构包括在其侧壁上的绝缘间隔物，每个位线结构包括位线和在位线上的绝缘盖图案；在所述多个位线结构之间并电连接到有源区的掩埋接触；以及电连接到掩埋接触的落着焊盘，落着焊盘布置为在绝缘盖图案上垂直重叠位线结构，其中相对于衬底，落着焊盘的最高表面高于绝缘盖图案的最高表面。

公开(公告)号：CN109841728A

公开(公告)日：2019-06-04

申请号：CN201811432213.6

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 李愚铉 ,  金相局 ,  权五益 ,  金仁皓 ,  朴钟撤 ,  吴光永

IPC: H01L43/08

Abstract: 一种磁存储器件包括在衬底上的下部层间绝缘层、以及多个磁隧道结图案，所述多个磁隧道结图案在下部层间绝缘层上并在平行于衬底的顶表面延伸的方向上彼此隔离。下部层间绝缘层包括上表面，该上表面包括凹入表面和顶表面，凹入表面至少部分地限定相邻磁隧道结图案之间的凹陷区域的内侧壁和底表面，使得凹入表面至少部分地限定该凹陷区域。所述内侧壁相对于衬底的顶表面以锐角倾斜，并且所述底表面具有在垂直于衬底的顶表面延伸的方向上朝向衬底的顶表面凸起的形状。

公开(公告)号：CN109841728B

公开(公告)日：2023-05-19

申请号：CN201811432213.6

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 李愚铉 ,  金相局 ,  权五益 ,  金仁皓 ,  朴钟撤 ,  吴光永

IPC: H10N50/10

Abstract: 一种磁存储器件包括在衬底上的下部层间绝缘层、以及多个磁隧道结图案，所述多个磁隧道结图案在下部层间绝缘层上并在平行于衬底的顶表面延伸的方向上彼此隔离。下部层间绝缘层包括上表面，该上表面包括凹入表面和顶表面，凹入表面至少部分地限定相邻磁隧道结图案之间的凹陷区域的内侧壁和底表面，使得凹入表面至少部分地限定该凹陷区域。所述内侧壁相对于衬底的顶表面以锐角倾斜，并且所述底表面具有在垂直于衬底的顶表面延伸的方向上朝向衬底的顶表面凸起的形状。

公开(公告)号：CN109935683B

公开(公告)日：2023-04-25

申请号：CN201811432190.9

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 金仁皓 ,  李愚铉 ,  权五益 ,  金相局 ,  金娟智 ,  朴钟撤

IPC: H10N50/10

Abstract: 一种半导体器件包括：顺序地堆叠在衬底上的第一下绝缘夹层、保护绝缘层和第一上绝缘夹层，以及穿透第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的导电图案。导电图案包括线部分和接触部分，线部分沿与衬底的上表面平行的方向延伸，接触部分从线部分朝衬底延伸。接触部分彼此分开且其间具有绝缘图案。绝缘图案包括第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的每个的一部分。绝缘图案的至少一部分具有台阶状的轮廓。