公开(公告)号：CN109216460A

公开(公告)日：2019-01-15

申请号：CN201810688390.4

申请日：2018-06-28

Applicant: 三星电子株式会社

Inventor： 金东宇 ,  卢炫昊 ,  金容丞 ,  申东石 ,  李宽钦 ,  曹裕英

IPC: H01L29/78 ,  H01L29/165 ,  H01L29/04 ,  H01L21/336

Abstract: 提供了一种半导体器件，包括：在包括负沟道场效应晶体管(nFET)区域和正沟道场效应晶体管(pFET)区域的衬底上的鳍结构；在鳍结构上的栅极结构；以及与栅极结构相邻的源极/漏极结构，其中形成在nFET区域中的源极/漏极结构是包括浓度为大约1.8×1021/cm3或更高的n型杂质的外延层，在源极/漏极结构的外部分中包括硅(Si)和锗(Ge)，并且在源极/漏极结构的内部分中包括Si但不包括Ge，其中源极/漏极结构的与最上表面接触的倾斜表面与鳍结构的顶表面形成约54.7°的角度。

公开(公告)号：CN109216460B

公开(公告)日：2022-06-21

申请号：CN201810688390.4

申请日：2018-06-28

Applicant: 三星电子株式会社

Inventor： 金东宇 ,  卢炫昊 ,  金容丞 ,  申东石 ,  李宽钦 ,  曹裕英

IPC: H01L29/78 ,  H01L29/165 ,  H01L29/04 ,  H01L21/336

Abstract: 提供了一种半导体器件，包括：在包括负沟道场效应晶体管(nFET)区域和正沟道场效应晶体管(pFET)区域的衬底上的鳍结构；在鳍结构上的栅极结构；以及与栅极结构相邻的源极/漏极结构，其中形成在nFET区域中的源极/漏极结构是包括浓度为大约1.8×1021/cm3或更高的n型杂质的外延层，在源极/漏极结构的外部分中包括硅(Si)和锗(Ge)，并且在源极/漏极结构的内部分中包括Si但不包括Ge，其中源极/漏极结构的与最上表面接触的倾斜表面与鳍结构的顶表面形成约54.7°的角度。

公开(公告)号：CN111987143A

公开(公告)日：2020-11-24

申请号：CN202010442515.2

申请日：2020-05-22

Applicant: 三星电子株式会社

Inventor： 林圣根 ,  金彦起 ,  曹裕英 ,  金利桓 ,  金真范 ,  朴判贵 ,  慎一揆 ,  李承勋

IPC: H01L29/06 ,  H01L29/786 ,  H01L21/336

Abstract: 提供了半导体器件及其形成方法。所述半导体器件包括：有源区；隔离区，限定所述有源区；阻挡层，位于所述有源区上；上半导体层，位于所述阻挡层上；以及栅极结构，覆盖所述上半导体层的上表面、下表面和在第一方向上的侧表面。所述第一方向是平行于所述有源区的上表面的方向，并且所述阻挡层布置在所述栅极结构与所述有源区之间。

公开(公告)号：CN117153881A

公开(公告)日：2023-12-01

申请号：CN202310611948.X

申请日：2023-05-26

Applicant: 三星电子株式会社

Inventor： 边晓训 ,  林圣根 ,  高到贤 ,  金彦起 ,  曹裕英 ,  赵真英

IPC: H01L29/78

Abstract: 一种半导体器件包括：衬底，衬底包括在第一方向上延伸的有源区域；栅极结构，栅极结构在衬底上与有源区域交叉，并且在第二方向上延伸；多个沟道层，在有源区域上，多个沟道层在与衬底的上表面垂直的第三方向上彼此间隔开，并且被栅极结构围绕；以及源极/漏极区域，源极/漏极区域在与栅极结构相邻的两侧位于有源区域的凹陷区域中，并且电连接到多个沟道层。多个沟道层中的每一个沟道层包括在第三方向上依次叠置的第一半导体层、第二半导体层和第三半导体层，第一半导体层和第三半导体层包括硅(Si)，并且第二半导体层包括硅锗(SiGe)。第一半导体层、第二半导体层和第三半导体层的在第二方向上的侧表面与栅极结构接触。

公开(公告)号：CN118412350A

公开(公告)日：2024-07-30

申请号：CN202410111903.0

申请日：2024-01-26

Applicant: 三星电子株式会社

Inventor： 林圣根 ,  高到贤 ,  金彦起 ,  边晓训 ,  曹裕英 ,  赵真英

IPC: H01L27/085 ,  H01L27/088 ,  H01L29/06 ,  H01L29/10 ,  H01L29/41 ,  H01L29/772 ,  H01L29/78 ,  H01L23/50 ,  H01L23/482 ,  H01L23/522

Abstract: 一种半导体装置包括：衬底；有源区域，其在衬底上在第一方向上延伸；保护层，其位于衬底的下表面上；蚀刻停止层，其位于保护层的下表面上；器件隔离层，其限定有源区域；栅极结构，其位于有源区域上并且在与第一方向相交的第二方向上延伸；源极/漏极区域，其在栅极结构的两个横向侧上位于有源区域上；接触结构，其连接到源极/漏极区域；以及功率传输结构，其电连接到接触结构。

公开(公告)号：CN118352356A

公开(公告)日：2024-07-16

申请号：CN202311574033.2

申请日：2023-11-23

Applicant: 三星电子株式会社

Inventor： 边晓训 ,  金锡勋 ,  金彦起 ,  朴判贵 ,  林圣根 ,  曹裕英

IPC: H01L27/088

Abstract: 一种集成电路器件包括：后布线结构；绝缘衬底，设置在所述后布线结构上并且包括在第一水平方向上延伸的鳍结构；器件隔离层，设置在所述鳍结构之间；下绝缘层，覆盖所述鳍结构；栅极结构，在与所述第一水平方向交叉的第二水平方向上延伸；多个纳米片堆叠件，设置在所述下绝缘层上；第一源极/漏极区，设置在所述绝缘衬底上并且包括主体部分和垂直延伸部分，其中，所述主体部分设置在所述多个纳米片堆叠件之间，并且所述垂直延伸部分穿过所述下绝缘层并且至少部分地穿过对应的所述鳍结构；半导体外延结构，至少部分地围绕所述第一源极/漏极区的所述垂直延伸部分；以及下接触，将所述半导体外延结构与所述后布线结构连接。