公开(公告)号：CN106531744A

公开(公告)日：2017-03-22

申请号：CN201610809546.0

申请日：2016-09-08

Applicant: 三星电子株式会社

Inventor： 朴世准 ,  尹壮根 ,  黄盛珉 ,  文安植 ,  夏志良

IPC: H01L27/11582

CPC classification number: H01L27/1157 ,  H01L27/11582

Abstract: 一种半导体器件，包括：交替并重复地堆叠在衬底上的多个绝缘图案和多个栅极；在基本垂直于衬底上表面的第一方向上延伸穿过栅极的沟道图案；在沟道图案和衬底之间的半导体图案；以及在沟道图案和半导体图案之间的导电图案。导电图案将沟道图案电连接到半导体图案。导电图案接触沟道图案的底部边缘和半导体图案的上表面。

公开(公告)号：CN106531744B

公开(公告)日：2021-12-28

申请号：CN201610809546.0

申请日：2016-09-08

Applicant: 三星电子株式会社

Inventor： 朴世准 ,  尹壮根 ,  黄盛珉 ,  文安植 ,  夏志良

IPC: H01L27/11582

Abstract: 一种半导体器件，包括：交替并重复地堆叠在衬底上的多个绝缘图案和多个栅极；在基本垂直于衬底上表面的第一方向上延伸穿过栅极的沟道图案；在沟道图案和衬底之间的半导体图案；以及在沟道图案和半导体图案之间的导电图案。导电图案将沟道图案电连接到半导体图案。导电图案接触沟道图案的底部边缘和半导体图案的上表面。