只读存储器单元以及只读存储器件

    公开(公告)号:CN100458976C

    公开(公告)日:2009-02-04

    申请号:CN03152633.0

    申请日:2003-08-01

    CPC classification number: H01L27/11226 G11C17/12 H01L27/112

    Abstract: 公开了一种只读存储器(ROM)单元、编程ROM单元的方法、形成ROM单元布局的方法和包括ROM单元的ROM器件。该ROM单元包括连接到字线的栅极、连接到位线的漏极(或源极)和连接到地电压线、第一选择信号线或第二选择信号线,或不连接到第一和第二选择信号线的源极(或漏极),其中该ROM单元通过连接源极(或漏极)到地电压线来以数据“00”编程;通过连接源极(或漏极)到第一选择信号线来以数据“10”编程;通过连接源极(或漏极)到第二选择信号线来以数据“01”编程该ROM单元;以及通过不连接源极(或漏极)到任何信号线来以数据“11”编程。该ROM单元可以存储两位数据,并且由于不需要附加电路来降低位线之间的寄生电容的差,该ROM单元布局尺寸可以缩小。

    包括可配置的图像处理管线的片上系统及包含其的系统

    公开(公告)号:CN104516841A

    公开(公告)日:2015-04-15

    申请号:CN201410513201.1

    申请日:2014-09-29

    CPC classification number: G06T1/20 G06F1/3206 G06T3/40

    Abstract: 提供一种包括可配置的图像处理管线的片上系统(SoC)以及包括该SoC的系统。所述SoC包括:总线;被配置为连接到总线并且处理图像数据的第一图像处理模块;第一图像处理阶段,被配置为响应于第一控制信号通过第一旁路通路将第一图像数据或从总线接收到的第二图像数据发送到总线和第一图像处理模块中的至少一个;以及第二图像处理阶段,被配置为响应于第二控制信号通过第二旁路通路和第二缩放器通路中的一个将从第一图像处理模块接收到的第三图像数据或从总线接收到的第四图像数据发送到总线。

    包括可配置的图像处理管线的片上系统及包含其的系统

    公开(公告)号:CN104516841B

    公开(公告)日:2019-02-05

    申请号:CN201410513201.1

    申请日:2014-09-29

    Abstract: 提供一种包括可配置的图像处理管线的片上系统(SoC)以及包括该SoC的系统。所述SoC包括:总线;被配置为连接到总线并且处理图像数据的第一图像处理模块;第一图像处理阶段,被配置为响应于第一控制信号通过第一旁路通路将第一图像数据或从总线接收到的第二图像数据发送到总线和第一图像处理模块中的至少一个;以及第二图像处理阶段,被配置为响应于第二控制信号通过第二旁路通路和第二缩放器通路中的一个将从第一图像处理模块接收到的第三图像数据或从总线接收到的第四图像数据发送到总线。

    ROM单元及其编程方法和布局方法以及ROM器件

    公开(公告)号:CN1477647A

    公开(公告)日:2004-02-25

    申请号:CN03152633.0

    申请日:2003-08-01

    CPC classification number: H01L27/11226 G11C17/12 H01L27/112

    Abstract: 公开了一种只读存储器(ROM)单元、编程ROM单元的方法、形成ROM单元布局的方法和包括ROM单元的ROM器件。该ROM单元包括连接到字线的栅极、连接到位线的漏极(或源极)和连接到地电压线、第一选择信号线或第二选择信号线,或不连接到第一和第二选择信号线的源极(或漏极),其中该ROM单元通过连接源极(或漏极)到地电压线来以数据“00”编程;通过连接源极(或漏极)到第一选择信号线来以数据“10”编程;通过连接源极(或漏极)到第二选择信号线来以数据“01”编程该ROM单元;以及通过不连接源极(或漏极)到任何信号线来以数据“11”编程。该ROM单元可以存储两位数据,并且由于不需要附加电路来降低位线之间的寄生电容的差,该ROM单元布局尺寸可以缩小。

Patent Agency Ranking