-
公开(公告)号：CN117998851A
公开(公告)日：2024-05-07
申请号：CN202311461200.2
申请日：2023-11-06
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置和一种数据存储系统。半导体装置包括：第一半导体结构，其包括位于第一衬底上的电路装置、连接到电路装置的下互连结构、和连接到下互连结构的下接合结构；以及第二半导体结构，其包括：第二衬底，其位于第一半导体结构上；停止层，其与第二衬底的下表面接触；栅电极，其在竖直方向上堆叠并且彼此间隔开；沟道结构，其穿透栅电极，并且各自包括沟道层；位于栅电极下方的上互连结构；与第二衬底间隔开的外围接触插塞；以及接合到下接合结构的上接合结构，其中，沟道结构穿透停止层的至少一部分，并且其中，外围接触插塞穿透停止层的至少一部分。
-
公开(公告)号：CN117596876A
公开(公告)日：2024-02-23
申请号：CN202310545948.4
申请日：2023-05-16
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器装置和一种电子系统。该半导体存储器装置包括：堆叠件，其包括交替地堆叠的层间绝缘层和导电图案；堆叠件上的源极导电图案；以及竖直结构，其被设为穿过堆叠件并且连接至源极导电图案。竖直结构中的每一个包括：竖直沟道图案；包围竖直沟道图案的外侧表面的数据存储图案；竖直沟道图案中的竖直绝缘柱；以及竖直导电柱，其设置在竖直绝缘柱与源极导电图案之间，以将竖直沟道图案连接至源极导电图案。
-
公开(公告)号：CN118785709A
公开(公告)日：2024-10-15
申请号：CN202410120775.6
申请日：2024-01-29
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括栅电极结构、第一分割图案、第二分割图案和存储沟道结构。每个栅电极结构包括在衬底上沿与所述衬底的上表面基本上垂直的第一方向彼此间隔开的多个栅电极。每个栅电极沿与衬底的上表面基本上平行的第二方向延伸。栅电极结构在与上表面基本上平行并且与第二方向交叉的第三方向上彼此间隔开。第一分割图案在衬底上在栅电极结构之间沿所述第二方向延伸。第二分割图案在衬底上沿所述第三方向延伸，并且位于栅电极结构在第二方向上的端部的侧壁上。存储沟道结构沿第一方向延伸穿过每个栅电极结构。
-
公开(公告)号：CN117479539A
公开(公告)日：2024-01-30
申请号：CN202310526060.6
申请日：2023-05-11
Applicant: 三星电子株式会社
IPC: H10B43/27
Abstract: 提供了一种三维半导体存储器装置以及包括其的电子系统。该存储器装置包括：基板；外围电路结构，其位于基板上；以及单元阵列结构，其位于外围电路结构上并且包括单元阵列区域和单元阵列接触区域。单元阵列结构包括：包括交替地层叠的层间绝缘层和栅电极的层叠结构、顺序地层叠在层叠结构上的第一源极导电图案、第二源极导电图案和第三源极导电图案。第一源极导电图案至第三源极导电图案包括彼此不同的材料。包括穿过层叠结构延伸到第一源极导电图案的下部中的垂直沟道结构。第一源极导电图案至第三源极导电图案从单元阵列区域延伸到单元阵列接触区域。垂直沟道结构包括与第一源极导电图案接触的垂直半导体图案。
-
公开(公告)号：CN117062439A
公开(公告)日：2023-11-14
申请号：CN202310469563.4
申请日：2023-04-27
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件和包括该半导体存储器件的电子系统。所述半导体存储器件包括外围电路结构和在所述外围电路结构上的单元结构。所述单元结构包括：单元基板，其包括面向所述外围电路结构的第一表面和与所述第一表面相反的第二表面并且具有第一导电类型；栅电极，其位于所述单元基板的所述第一表面上；沟道结构，其与所述栅电极相交并且连接到所述单元基板；第一杂质区域，其与所述第二表面相邻地位于所述单元基板中并且具有第二导电类型；以及第二杂质区域，其位于所述单元基板中并且与所述第一杂质区域间隔开，所述第二杂质区域具有所述第一导电类型并且杂质浓度比所述单元基板的杂质浓度高。
-
Patent Agency Ranking
公开(公告)号：CN118785713A
公开(公告)日：2024-10-15
申请号：CN202410333448.9
申请日：2024-03-21
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：第一半导体结构，包括第一衬底、以及在第一衬底上的下接合结构；以及第二半导体结构，包括第二衬底、以及接合到下接合结构的上接合结构。第二半导体结构还包括在第二衬底上的过孔图案、包括与第二衬底的材料不同的材料的源极接触焊盘、电连接到源极接触焊盘的源极接触插塞、在源极接触焊盘上的源极接触过孔、以及将过孔图案电连接到源极接触插塞的互连线。过孔图案的下表面比源极接触过孔的下表面更远离第一衬底，并且第二衬底的上表面比源极接触焊盘的上表面更远离第一衬底。
-
公开(公告)号：CN117059136A
公开(公告)日：2023-11-14
申请号：CN202310509128.X
申请日：2023-05-08
Applicant: 三星电子株式会社
Abstract: 提供非易失性存储器装置和非易失性存储器系统。所述非易失性存储器装置包括：多条金属线，沿第一方向延伸，并且沿与第一方向交叉的第二方向堆叠；多个单元结构，穿过所述多条金属线，并且沿第二方向延伸；多个延伸区域；板共源极线接触件，与共源极线连接，沿第二方向延伸，并且形成在所述多个延伸区域中的没有形成有所述多个单元结构的至少两个中；以及输入/输出金属接触件，与外部连接垫连接，沿第二方向延伸，并且形成在所述多个延伸区域中的没有形成有板共源极线接触件的至少两个中。
-
公开(公告)号：CN116096091A
公开(公告)日：2023-05-09
申请号：CN202211222032.7
申请日：2022-10-08
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置。所述半导体装置包括包含单元区域和外围电路区域的第一基底和第二基底、第一栅电极结构和第二栅电极结构、第一沟道和第二沟道以及第一晶体管至第三晶体管。第一栅电极结构和第二栅电极结构在竖直方向上包括第一栅电极和第二栅电极。第一沟道和第二沟道延伸穿过第一栅电极结构和第二栅电极结构。第一晶体管在外围电路区域上。第二栅电极结构在第一栅电极结构和第一晶体管上。第二晶体管和第三晶体管在第二栅电极结构上。第二基底在第二晶体管和第三晶体管上。第一沟道和第二沟道彼此不直接接触，彼此电连接，并且从第二晶体管接收电信号。第一晶体管和第三晶体管将电信号施加到第一栅电极和第二栅电极结构。
-
公开(公告)号：CN115996575A
公开(公告)日：2023-04-21
申请号：CN202210996420.4
申请日：2022-08-18
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器件，包括：第一结构，该第一结构包括第一衬底、外围电路、第一绝缘结构、多个第一接合焊盘、以及第一互连结构；第二结构，该第二结构包括导电蚀刻停止层、公共源极线层、包括交替堆叠的栅极层和层间绝缘层的堆叠结构、穿透堆叠结构的单元区域的多个沟道结构、第二绝缘结构、多个第二接合焊盘、以及第二互连结构，并且该第二结构接合到第一结构；以及连接层，该连接层包括第三绝缘结构、输入/输出通孔、以及输入/输出焊盘，其中，第二绝缘结构和第三绝缘结构之间的界面设置在导电蚀刻停止层的顶表面和底表面之间的竖直高度处。
-
公开(公告)号：CN117135926A
公开(公告)日：2023-11-28
申请号：CN202211679497.5
申请日：2022-12-26
Applicant: 三星电子株式会社
IPC: H10B43/27 , H10B43/35 , H01L21/768
Abstract: 公开了三维半导体存储器件和电子系统。三维半导体存储器件包括：第一衬底，包括单元阵列区和接触区；在第一衬底上的外围电路结构；在外围电路结构上的单元阵列结构，其中，单元阵列结构包括交替堆叠的层间介电层和栅电极、在堆叠结构上的介电层、以及在堆叠结构上的第二衬底；模制结构，贯穿堆叠结构并包括电介质材料；以及第一贯通结构和第二贯通结构，贯穿模制结构并且彼此间隔开。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.025 seconds)
