公开(公告)号：CN118540938A

公开(公告)日：2024-08-23

申请号：CN202311636590.2

申请日：2023-12-01

Applicant: 三星电子株式会社

Inventor： 金圣恩 ,  金珍英 ,  柳成然 ,  丁贤玉 ,  崔世领

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H01L29/06

Abstract: 一种半导体装置，包括：外围有源图案，其位于衬底上；第一外围沟槽区域和第二外围沟槽区域，该第一外围沟槽区域和该第二外围沟槽区域与外围有源图案相邻；第一隔离衬里，其位于第一外围沟槽区域和第二外围沟槽区域的内表面上；第二隔离衬里，其位于第一外围沟槽区域和第二外围沟槽区域中的第一隔离衬里上；以及器件隔离层，其位于第一外围沟槽区域和第二外围沟槽区域中的第二隔离衬里上。第二外围沟槽区域中的器件隔离层在其中包括接缝。在相对于衬底的与外围有源图案的顶表面相对应的第一高度处，第一外围沟槽区域的宽度大于第二外围沟槽区域的宽度。

公开(公告)号：CN115274648A

公开(公告)日：2022-11-01

申请号：CN202210053083.5

申请日：2022-01-18

Applicant: 三星电子株式会社

Inventor： 金恩靓 ,  金惠远 ,  崔世领

IPC: H01L27/02 ,  H01L27/108

Abstract: 提供了半导体装置。所述半导体装置包括：基底，包括单元区域、外围区域以及在单元区域与外围区域之间的边界区域；单元有源图案，在基底的单元区域上；外围有源图案，在基底的外围区域上；边界绝缘图案，设置在基底的边界区域上并且设置在单元有源图案与外围有源图案之间；以及缓冲图案，设置在基底的单元区域上并且设置在边界绝缘图案与单元有源图案之间。缓冲图案在与基底的顶表面平行的第一方向上的宽度可以大于每个单元有源图案在第一方向上的宽度。