公开(公告)号：CN119604024A

公开(公告)日：2025-03-11

申请号：CN202411218941.2

申请日：2024-09-02

Applicant: 三星电子株式会社

Inventor： 唐昊莹 ,  金兑衡

IPC: H10D84/83 ,  H10D84/85 ,  H10D84/03 ,  H01L23/528

Abstract: 一种集成电路包括：在衬底的背侧上的背侧布线层，所述背侧布线层包括彼此隔离的第一背侧图案和第二背侧图案；以及在所述衬底的前侧上的电源栅极开关，所述电源栅极开关连接到所述第一背侧图案和所述第二背侧图案。所述电源栅极开关包括：第一源极/漏极区域，所述第一源极/漏极区域连接到所述第一背侧图案，并且被配置为从所述第一背侧图案接收第一供电电压；栅极线结构，所述栅极线结构被配置为接收电源栅极信号；以及第二源极/漏极区域，所述第二源极/漏极区域连接到所述第二背侧图案，并且被配置为基于所述电源栅极信号从所述第一源极/漏极区域接收电源信号。

公开(公告)号：CN118368880A

公开(公告)日：2024-07-19

申请号：CN202410011020.2

申请日：2024-01-03

Applicant: 三星电子株式会社

Inventor： 唐昊莹 ,  金兑衡 ,  都桢湖

IPC: H10B10/00

Abstract: 一种半导体器件，包括：衬底上的第一晶体管和第二晶体管；在第一晶体管与第二晶体管之间提供的隔离晶体管；衬底的下部中的下电源线；和背侧栅极接触件，其穿透衬底并连接到下电源线和隔离晶体管的虚设栅电极。

公开(公告)号：CN118870795A

公开(公告)日：2024-10-29

申请号：CN202410510591.0

申请日：2024-04-26

Applicant: 三星电子株式会社

Inventor： 成昌训 ,  曹孝赈 ,  唐昊莹 ,  金兑衡 ,  李於晋

IPC: H10B10/00 ,  H01L27/02 ,  H01L23/538

Abstract: 提供了一种集成电路，所述集成电路包括：存储单元阵列；多个栅电极，所述多个栅电极在衬底上方沿第一方向延伸；多条字线，所述多条字线在所述衬底上方沿所述第一方向延伸；多条位线，所述多条位线在所述衬底下方沿与所述第一方向相交的第二方向延伸；以及多个第一接触，所述多个第一接触在垂直方向上穿过所述衬底并且分别连接到所述多条位线。

公开(公告)号：CN118675573A

公开(公告)日：2024-09-20

申请号：CN202410191657.4

申请日：2024-02-21

Applicant: 三星电子株式会社

Inventor： 朴永禄 ,  唐昊莹 ,  金兑衡

IPC: G11C8/08 ,  G11C8/14 ,  G11C7/12 ,  G11C7/18 ,  G11C7/10 ,  G11C5/02

Abstract: 公开了集成电路。所述集成电路包括：基底；位单元阵列，包括在基底上的位单元；正面布线层，相对于基底的正面沿垂直方向位于基底上方，正面布线层包括连接到位单元的局部字线；行解码器，被配置为提供用于驱动位单元阵列的字线信号；背面布线层，在基底的背面上，背面布线层包括被配置为从行解码器接收所述字线信号的背面布线线路；以及字线再缓冲器，被配置为将从背面布线线路接收到的所述字线信号提供给局部字线。

公开(公告)号：CN116417042A

公开(公告)日：2023-07-11

申请号：CN202211449532.4

申请日：2022-11-18

Applicant: 三星电子株式会社

Inventor： 姜贞明 ,  唐昊莹 ,  李仁学 ,  白尚叶 ,  徐东旭

IPC: G11C11/419 ,  G11C11/408 ,  G11C11/4094 ,  G11C11/4097

Abstract: 一种存储器件包括：位单元阵列，所述位单元阵列包括与被供应单元电源电压的第一辅助线路连接的多个位单元；写入驱动器，所述写入驱动器被配置为在写入操作期间向在所述位单元阵列的列方向上延伸的位线施加与写入数据相对应的位线电压；以及写入辅助电路，所述写入辅助电路与所述第一辅助线路和与所述第一辅助线路平行地延伸的第二辅助线路连接，并且被配置为在写入操作期间降低与所述写入驱动器间隔开的第一位单元的单元电源电压，其中，通过所述第二辅助线路向所述第一辅助线路供应所述单元电源电压，并且通过所述第一辅助线路向所述第一位单元和与所述写入驱动器相邻的第二位单元顺序地感应所述单元电源电压。

公开(公告)号：CN118692530A

公开(公告)日：2024-09-24

申请号：CN202410331672.4

申请日：2024-03-22

Applicant: 三星电子株式会社

Inventor： 崔知贤 ,  唐昊莹 ,  李于晋 ,  金兑衡 ,  郑裕卓

IPC: G11C11/413 ,  G11C5/02 ,  G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C8/14

Abstract: 提供了一种存储器装置。所述存储器装置包括：存储器单元阵列，包括以多个列和多个行排列的多个存储器单元，并且包括在相同列和不同行中的第一存储器单元和第二存储器单元，所述多个列在平面图中与所述多个行相交；第一位线晶体管，包括在第一存储器单元中并且电连接到第一位线金属线；以及第二位线晶体管，包括在第二存储器单元中并且电连接到第二位线金属线，其中，第一位线金属线在存储器单元阵列的上表面上，并且第二位线金属线在存储器单元阵列的与存储器单元阵列的上表面背对的下表面上。

公开(公告)号：CN117135900A

公开(公告)日：2023-11-28

申请号：CN202310609486.8

申请日：2023-05-26

Applicant: 三星电子株式会社

Inventor： 李于晋 ,  唐昊莹 ,  金兑衡 ,  文大英

IPC: H10B10/00

Abstract: 公开了一种集成电路。所述集成电路包括静态随机存取存储器(SRAM)装置。SRAM装置包括SRAM单位单元，SRAM单位单元包括第一输出节点和第二输出节点，第一上拉晶体管、第一下拉晶体管和第二下拉晶体管共同连接到第一输出节点，第二上拉晶体管、第三下拉晶体管和第四下拉晶体管共同连接到第二输出节点。第一输出节点连接到第一栅电极、第二栅电极、第一连接布线、第一节点形成图案和第一有源接触件，并且第一输出节点、第一栅电极、第二栅电极、第一连接布线、第一节点形成图案和第一有源接触件的布局形成第一分叉形状。

公开(公告)号：CN119673248A

公开(公告)日：2025-03-21

申请号：CN202410925970.6

申请日：2024-07-11

Applicant: 三星电子株式会社

Inventor： 洪真明 ,  尹锡 ,  金兑衡 ,  唐昊莹

IPC: G11C15/04

Abstract: 一种示例集成电路包括位于衬底的正面的三态内容可寻址存储(TCAM)单元、在相对于所述衬底的垂直方向上延伸穿过所述衬底的背面通路、位于所述衬底的背面的背面布线层和在所述垂直方向上位于所述TCAM单元上方的正面布线层。TCAM单元包括存储第一值的第一单元、存储第二值的第二单元以及与所述第一单元和所述第二单元连接的比较电路。所述背面布线层包括被配置为通过所述背面通路向所述TCAM单元发送供电电压的至少一个背面电力导轨。所述正面布线层包括与所述第一单元和所述第二单元连接的位线、与所述第一单元和所述第二单元连接的互补位线以及与所述比较电路连接的匹配线。

公开(公告)号：CN118866028A

公开(公告)日：2024-10-29

申请号：CN202410394804.8

申请日：2024-04-02

Applicant: 三星电子株式会社

Inventor： 金昭演 ,  唐昊莹 ,  金兑衡

IPC: G11C5/06 ,  H01L23/528 ,  G11C8/08 ,  G06F30/392 ,  G06F30/394 ,  G06F115/02

Abstract: 提供了一种集成电路，包括：单元阵列，其设置在衬底上并包括多个位单元；行解码器，其包括多个字线驱动器，每个字线驱动器向单元阵列提供多个字线信号；背面走线层，其设置在衬底的背面上以与行解码器重叠并向多个字线驱动器提供电力；以及多个背面接触件，其位于行解码器和背面走线层之间。多个背面接触件中的每一个从多个字线驱动器中的每一个中包括的至少一个晶体管的源极延伸到背面走线层。

公开(公告)号：CN117894803A

公开(公告)日：2024-04-16

申请号：CN202311312852.X

申请日：2023-10-11

Applicant: 三星电子株式会社

Inventor： 朴永禄 ,  唐昊莹 ,  金兑衡 ,  韩相信

IPC: H01L27/088 ,  H01L27/02

Abstract: 公开了集成电路。所述集成电路可包括：位单元阵列，包括多个位单元；以及外围区域，包括外围电路。外围区域可包括：多个器件，在基底上方；至少一个图案，被配置为将第一电压提供到所述多个器件中的至少一个；至少一条电力线，在基底下方延伸；以及至少一个第一过孔，在外围区域中在垂直方向上穿过基底，并且将所述至少一个图案电连接到所述至少一条电力线。