-
公开(公告)号：CN119789451A
公开(公告)日：2025-04-08
申请号：CN202411661696.2
申请日：2024-11-20
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种选择性激活p‑GaN栅HEMT器件制造方法，涉及半导体器件技术领域，所述方法包括S1、选取外延片，所述外延片包括衬底层、缓冲层、沟道层、势垒层，所述沟道层与势垒层的异质结界面形成二维电子气，作为导电沟道；S2、在所述外延片上淀积厚度为50nm‑140nm的p‑GaN层，Mg掺杂浓度为5×1017‑5×1020cm‑3，Mg杂质无激活；S3、在步骤S2所得的p‑GaN层的部分区域淀积n‑GaN层作为阻挡层以抑制部分p‑GaN层的激活；该选择性激活p‑GaN栅HEMT器件制造方法，显著提高了制造效率，降低了成本，能够有效减少常规增强型GaN HEMT器件制造过程中刻蚀损伤对二维电子气密度和器件动态特性的影响，有利于提高器件的截止频率、减小器件的动态导通电阻和寄生电容，增强器件的可靠性。
-
公开(公告)号：CN119030488A
公开(公告)日：2024-11-26
申请号：CN202411108220.6
申请日：2024-08-13
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H03H9/02 , H03H3/10 , H10N30/074 , H10N30/082
Abstract: 本发明公开了一种氮化铝滤波器和氮化镓功放集成器件及其制备方法，器件包括衬底，外延层和换能器；衬底上设置氮化镓沟道层，沟道层由相互隔离的第一沟道层和第二沟道层组成；第一沟道层上依次堆叠掩埋氧化层和氮化铝压电层组成第一外延层，第一外延层与衬底构成氮化铝滤波器；第二沟道层上堆叠势垒层组成第二外延层，第二外延层与衬底构成氮化镓功放；换能器设置于第一外延层；第二外延层上设置源电极、漏电极和栅电极。本发明将氮化铝滤波器和氮化镓功放键合在一个芯片上简化工艺，以减小制作成本，同时还可以减小芯片面积与能量损耗，并且掩埋氧化层可以作为温度补偿层，抑制压电材料的扩张或者收缩。
-
公开(公告)号：CN118969832A
公开(公告)日：2024-11-15
申请号：CN202411037730.9
申请日：2024-07-31
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L29/778 , H01L21/335 , H01L29/06
Abstract: 一种新型高线性度纳米线沟道器件及其制备方法，结构包括由下至上依次层叠设置的衬底层、GaN缓冲层和AlGaN/AlN势垒层，AlGaN/AlN势垒层两端分别沉积源、漏电极，势垒层上近源电极一侧沉积梭形栅极，势垒层上设置若干纳米线沟道，源接入区形成n型重掺杂，梭形栅极两侧沉积侧墙；方法包括依次层叠的衬底层、缓冲层和势垒层；势垒层上两端分别制备源、漏电极；器件表面沉积Si3N4掩膜层；源漏之间形成若干间隔排列的条状掩膜层；光刻后显影出梭形栅的轮廓；去掉栅区域的掩膜层，露出间隔排列的凹槽，形成Fin‑HEMT结构；间隔排列的凹槽上制备梭形栅极；去掉器件表面的掩膜层；梭形栅极边缘形成侧墙，源接入区进行离子注入形成n型重掺杂；本发明具有高线性度、工艺简单的优点。
-
公开(公告)号：CN118944604A
公开(公告)日：2024-11-12
申请号：CN202411011822.X
申请日：2024-07-26
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明涉及一种基于砷化镓和氮化镓的Doherty功率放大器，包括：功分器、载波功率放大支路、峰值功率放大支路和后匹配网络，其中，所述载波功率放大支路，输入端连接所述功分器的输出端，且所述载波功率放大支路的管芯材料为砷化镓；所述峰值功率放大支路，输入端连接所述功分器的输出端，且所述峰值功率放大支路的管芯材料为氮化镓。本发明通过使用砷化镓作为载波功率放大支路的管芯材料，使Doherty功率放大器具有更好的线性度以及更高的效率，通过使用氮化镓作为峰值功率放大支路的管芯材料，使Doherty功率放大器具有更高的饱和输出功率，本发明提供的Doherty功率放大器同时具有高输出功率、高效率和更好的线性度。
-
公开(公告)号：CN118136663A
公开(公告)日：2024-06-04
申请号：CN202410273491.0
申请日：2024-03-11
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L29/778 , H01L29/06 , H01L29/10 , H01L29/207 , H01L29/201 , H01L29/20 , H01L21/335
Abstract: 一种氮极性增强型氮化镓高电子迁移率晶体管结构及其制备方法，晶体管结构自下而上依次包括：衬底、复合缓冲层、渐变势垒层、势垒层、沟道层，沟道层上设置有钝化层、再生长层及顶层，顶层与再生长层被钝化层隔离开，再生长层上设置有源电极及漏电极，顶层上设置有栅电极，栅电极布设于源电极及漏电极之间；制备方法包括：在衬底层上依次外延生长复合缓冲层、渐变势垒层、势垒层和沟道层，在沟道层表面进行台面刻蚀隔离，直至将二维电子气刻断，再在沟道层表面外延生长再生长层和顶层，在再生长层表面制备源极和漏极，在顶层表面制备栅极，最后在器件表面制备钝化层，并刻蚀窗口；实现了器件增强型工作，并能保持高栅极电容、高栅控能力。
-
Patent Agency Ranking
公开(公告)号：CN115148734A
公开(公告)日：2022-10-04
申请号：CN202210721926.4
申请日：2022-06-24
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L27/095
Abstract: 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，自下而上依次包括衬底层、缓冲层、沟道层、势垒层以及位于势垒层上的电极；其中衬底层采用硅材料，衬底层上方为缓冲层，分为左右两个部分，左边为三族氮化物复合缓冲层、右边为三族砷化物缓冲层。氮化镓缓冲层上方为氮化镓晶体管的沟道层和势垒层；三族砷化物缓冲层上方为砷化镓晶体管的沟道层和势垒层，势垒层上方为氮化镓晶体管和砷化镓晶体管的电极，衬底层背面至势垒层上设置有通孔。该集成方法可以在同一个硅衬底上实现氮化镓晶体管和砷化镓晶体管的集成，有效减少低噪声放大器和功率放大器之间的寄生效应，改善电路高频性能，并且可以减少芯片面积，降低成本，增加散热。
-
公开(公告)号：CN114005867A
公开(公告)日：2022-02-01
申请号：CN202111070445.3
申请日：2021-09-13
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/06 , H01L29/45 , H01L29/778 , H01L21/28 , H01L21/335 , H01L27/07
Abstract: 本发明涉及一种高电子迁移率异质结结构及制备方法、二极管、晶体管，异质结结构包括：衬底、复合缓冲区、沟道层、复合势垒区、离子注入区、凹槽和欧姆接触电极，衬底、复合缓冲区、沟道层、复合势垒区依次层叠；离子注入区贯穿复合势垒区且位于沟道层中，位于沟道层中的离子注入区部分形成n型掺杂；凹槽位于离子注入区中，同时贯穿复合势垒区且位于沟道层中；欧姆接触电极填充凹槽。该异质结结构中，沟道层中的离子注入区形成n型重掺杂，离子注入区中的欧姆接触电极与离子注入区的n型重掺杂之间形成良好的接触，从而实现了具有极低阻值的欧姆接触电极。
-
公开(公告)号：CN119789511A
公开(公告)日：2025-04-08
申请号：CN202411658383.1
申请日：2024-11-19
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明涉及半导体技术领域，且公开了一种平面栅GaN垂直互补场效应晶体管反相器，器件结构自下而上包括衬底、第一晶体管、石墨烯层和第二晶体管，第一源电极和第一漏电极沿水平方向布置在n管GaN沟道层的两端，第二源电极和第二漏电极沿水平方向布置在p管GaN沟道层的两端，在第一晶体管与第二晶体管之间的石墨烯层上布置可同时控制第一晶体管与第二晶体管的栅电极。在此结构基础上，将n型和p型晶体管的漏极用空气桥结构相连接并作为输出端，栅极作为输入端，p型晶体管的源极接高电平，n型晶体管的源极接低电平，实现反相器，其栅控能力强，漏电小，具有高效、低功耗的电子传输特性，在保持高性能的同时，具有更小的占地面积，提高了集成度。
-
公开(公告)号：CN119789509A
公开(公告)日：2025-04-08
申请号：CN202411650425.7
申请日：2024-11-19
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H10D84/82 , H10D84/05 , H10D62/824
Abstract: 本发明公开了一种氮化镓和砷化镓三维异质集成射频芯片及其制备方法，所述结构自下而上包括背金属、衬底、氮化镓器件外延层、键合介质层、砷化镓器件外延层、氮化镓器件电极源极、氮化镓器件电极栅极、氮化镓器件电极漏极、砷化镓器件电极源极、砷化镓器件电极栅极、砷化镓器件电极漏极、氮化镓背通孔、砷化镓背通孔、正面通孔、氮化镓外表面电极源极、氮化镓外表面电极漏极，砷化镓器件外延层上表面的电极根据需要进行互联，形成一定功能的集成电路。本发明可以使氮化镓和砷化镓射频器件的电极具有极小的空间间距，减少了高频下长距离传输信号的损耗和寄生参数的影响，并且减小了芯片面积与芯片体积，减少了封装成本。
-
公开(公告)号：CN119789466A
公开(公告)日：2025-04-08
申请号：CN202411647201.0
申请日：2024-11-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种线性度提升的射频GaN基HEMT器件及其制备方法，该器件自下而上依次包括衬底、成核层、缓冲层、沟道层和势垒层，在沟道层与势垒层的界面附近形成高电子迁移率的二维电子气。在部分区域去除势垒层和部分沟道层，形成一个凹槽，在凹槽中生长三族氮化物半导体材料，形成连接的重掺杂区和轻掺杂区，轻掺杂区朝向栅电极。源电极的底部与重掺杂区的上表面形成欧姆接触，栅电极下方的二维电子气与源电极通过重掺杂区和轻掺杂区形成的2DEG‑n‑‑GaN‑n+‑GaN的结构，等效为在栅电极与源电极之间插入一个肖特基二极管，提高了射频GaN基HEMT器件的跨导平坦度、截止频率平坦度，拓宽了器件的动态输入范围、输入电压摆幅和输出电流摆幅，从而提高了器件的线性度。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.024 seconds)
