一种使能信号产生方法及电路

    公开(公告)号:CN109088619A

    公开(公告)日:2018-12-25

    申请号:CN201810815991.7

    申请日:2018-07-24

    Abstract: 一种使能信号产生方法及电路,电路主要包括初始化电路、使能信号输出电路、检测码产生电路。本发明通过接收延时链延时单元控制信号,对延时单元控制信号的数值进行检测,产生延时单元使能信号,对含使能控制端的可调延时链进行分组控制。本发明采用使能信号分组控制方案和使能信号预开启控制方案对延时单元进行使能控制,减少了使能信号产生电路中的硬件资源,提高了使能信号响应速度,使设计人员可以根据延时链级数和设计需求自由选择延时单元使能信号的控制方案。

    一种可配置分数分频器
    2.
    发明授权

    公开(公告)号:CN113472345B

    公开(公告)日:2023-10-03

    申请号:CN202110735947.7

    申请日:2021-06-30

    Abstract: 本发明涉及一种可配置分数分频器,包括上升沿参考时钟选择电路、下降沿参考时钟选择电路、低电平控制电路、高电平控制电路、状态选择电路和输出电路,上升沿参考时钟选择电路和下降沿参考时钟选择电路采用相同的电路结构,低电平控制电路和高电平控制电路采用相同的电路结构;可配置分数分频器接收L个输入时钟CLKMP,通过配置信号控制输出时钟边沿翻转时刻和高低电平持续时间,产生所需频率的输出时钟CLKOUT;CLKMP需满足频率相同相位相差360°/L的要求。本发明的可配置分数分频器,采用加法器、减法计数器和简单的控制逻辑实现,电路复杂度低,减小了电路所需面积和功耗。

    一种存储器测试系统、方法及存储介质

    公开(公告)号:CN108648780B

    公开(公告)日:2020-10-16

    申请号:CN201711373726.X

    申请日:2017-12-19

    Abstract: 本发明一种存储器测试系统、方法及存储介质,该系统包括上位计算机、配置存储器、待测存储器、主控FPGA和验证FPGA。上位计算机通过对主控FPGA发送命令,实现对待测存储器的选择、配置、擦除操作;主控FPGA按照上位计算机命令要求,通过FPGA的内部选择逻辑,将待测存储器与串口、验证FPGA连接,并接收验证FPGA的配置完成管脚DONE信号的电平,对验证FPGA进行复位操作;配置存储器用于对主控FPGA进行配置。本发明可以满足用于FPGA配置的存储器电路在低温环境下长时间保温的测试要求,解决自动测试设备存在时间限制的问题。提高配置存储器在较长时间保持低温测试条件下的测试效率和准确性。

    一种基于向量转移概率的功耗估计方法及介质

    公开(公告)号:CN109583045B

    公开(公告)日:2023-04-18

    申请号:CN201811348793.0

    申请日:2018-11-13

    Abstract: 一种基于向量转移概率的功耗估计方法,包括如下步骤:步骤一、根据RM逻辑电路,确定RM逻辑电路工艺分解后的电路形式,根据工艺分解后的电路形式和输入信号,计算分解后第一层逻辑门的向量转移概率;步骤二、计算RM逻辑电路的每一层与门的向量转移概率、开关活动率和输出结果,和,RM逻辑电路的多输入与门的动态功耗;步骤三、计算RM逻辑电路的多输入异或门的动态功耗;步骤四、根据步骤二中所述RM逻辑电路的多输入与门的动态功耗,和,步骤三中所述RM逻辑电路的多输入异或门的动态功耗,计算RM逻辑电路的总动态功耗。该方法可以有效提高RM逻辑电路动态功耗估计的准确性。

    一种存储器测试系统、方法及存储介质

    公开(公告)号:CN108648780A

    公开(公告)日:2018-10-12

    申请号:CN201711373726.X

    申请日:2017-12-19

    Abstract: 本发明一种存储器测试系统、方法及存储介质,该系统包括上位计算机、配置存储器、待测存储器、主控FPGA和验证FPGA。上位计算机通过对主控FPGA发送命令,实现对待测存储器的选择、配置、擦除操作;主控FPGA按照上位计算机命令要求,通过FPGA的内部选择逻辑,将待测存储器与串口、验证FPGA连接,并接收验证FPGA的配置完成管脚DONE信号的电平,对验证FPGA进行复位操作;配置存储器用于对主控FPGA进行配置。本发明可以满足用于FPGA配置的存储器电路在低温环境下长时间保温的测试要求,解决自动测试设备存在时间限制的问题。提高配置存储器在较长时间保持低温测试条件下的测试效率和准确性。

    一种使能信号产生方法及电路

    公开(公告)号:CN109088619B

    公开(公告)日:2022-06-28

    申请号:CN201810815991.7

    申请日:2018-07-24

    Abstract: 一种使能信号产生方法及电路,电路主要包括初始化电路、使能信号输出电路、检测码产生电路。本发明通过接收延时链延时单元控制信号,对延时单元控制信号的数值进行检测,产生延时单元使能信号,对含使能控制端的可调延时链进行分组控制。本发明采用使能信号分组控制方案和使能信号预开启控制方案对延时单元进行使能控制,减少了使能信号产生电路中的硬件资源,提高了使能信号响应速度,使设计人员可以根据延时链级数和设计需求自由选择延时单元使能信号的控制方案。

    利用查找表移位寄存器进行SRAM型FPGA刷新效果验证的方法

    公开(公告)号:CN105740087B

    公开(公告)日:2018-07-31

    申请号:CN201610070861.6

    申请日:2016-02-02

    Abstract: 本发明涉及利用查找表移位寄存器进行SRAM型FPGA刷新效果验证的方法,包括步骤(1)、在FPGA中构建由查找表构成的移位寄存器组,并为移位寄存器组设置初始值;(2)、完成FPGA的上电配置,向移位寄存器组输入串行数据驱动移位寄存器组进行移位;(3)、当前移位寄存器内的保存值与移位寄存器的初始值不同时,可停止向移位寄存器组输入串行数据;(4)、刷新SRAM型FPGA,直至移位寄存器组的所有存储值均被刷新;(5)、再次向移位寄存器组输入串行数据驱动移位寄存器组进行移位,将移位寄存器组中的保存值全部移出;(6)、判断是否刷新成功,本发明方法不需要进行辐照试验,也不需要回读,具有成本低、操作简单、判断准确的特点。

    利用查找表移位寄存器进行SRAM型FPGA刷新效果验证的方法

    公开(公告)号:CN105740087A

    公开(公告)日:2016-07-06

    申请号:CN201610070861.6

    申请日:2016-02-02

    CPC classification number: G06F11/0703

    Abstract: 本发明涉及利用查找表移位寄存器进行SRAM型FPGA刷新效果验证的方法,包括步骤(1)、在FPGA中构建由查找表构成的移位寄存器组,并为移位寄存器组设置初始值;(2)、完成FPGA的上电配置,向移位寄存器组输入串行数据驱动移位寄存器组进行移位;(3)、当前移位寄存器内的保存值与移位寄存器的初始值不同时,可停止向移位寄存器组输入串行数据;(4)、刷新SRAM型FPGA,直至移位寄存器组的所有存储值均被刷新;(5)、再次向移位寄存器组输入串行数据驱动移位寄存器组进行移位,将移位寄存器组中的保存值全部移出;(6)、判断是否刷新成功,本发明方法不需要进行辐照试验,也不需要回读,具有成本低、操作简单、判断准确的特点。

Patent Agency Ranking