公开(公告)号：CN114078744B

公开(公告)日：2025-02-18

申请号：CN202010809296.7

申请日：2020-08-12

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 韩秋华

IPC: H01L21/768 ,  H01L23/528

Abstract: 一种半导体结构及其形成方法，其中半导体结构包括：基底、栅极结构和位于栅极结构的侧壁的侧墙，侧墙的顶部高于栅极结构的顶部；源漏，位于栅极结构两侧的所述基底内，源漏的顶部高于或齐平于基底顶部；导电层，位于源漏上；保护层，位于栅极结构的顶部且位于侧墙之间，保护层的顶部表面高于侧墙的顶部表面；覆盖层，位于导电层以及侧墙的顶部，覆盖层的顶部与保护层的顶部齐平；介质层，位于保护层和覆盖层上；第一互连层，位于栅极结构顶部的保护层内；第二互连层，位于导电层顶部的覆盖层内。本发明实施例提供的半导体结构，避免了第一互连层和导电层之间、以及第二互连层和栅极结构之间的短接问题，提升了半导体结构的电学性能和稳定性。

公开(公告)号：CN113838753B

公开(公告)日：2024-12-27

申请号：CN202010589016.6

申请日：2020-06-24

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 韩秋华

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种半导体结构的形成方法，包括：刻蚀所述初始第一掩膜层侧壁，减小所述初始第一掩膜层沿初始鳍部结构延伸方向上的尺寸，形成第一掩膜层；形成覆盖第一掩膜层的初始隔离层，所述初始隔离层暴露出所述第一掩膜层顶部表面；形成所述初始隔离层之后，去除所述第一掩膜层；去除所述第一掩膜层之后，以所述初始隔离层为掩膜，刻蚀所述初始鳍部结构。通过控制刻蚀所述初始第一掩膜层的工艺参数，能够使形成的第一掩膜层的宽度足够小，精准度较高，并且有效降低了工艺难度，进而使形成的开口的尺寸足够小，有利于提高形成的半导体结构的性能。

公开(公告)号：CN113903807B

公开(公告)日：2024-06-18

申请号：CN202010641663.7

申请日：2020-07-06

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 韩秋华

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 一种半导体结构及其形成方法，其中方法包括：刻蚀所述第二源漏掺杂材料膜，直至暴露出沟道材料膜表面，形成第二源漏掺杂层；在所述第二源漏掺杂层侧壁表面形成第二侧墙；以所述第二侧墙和第二源漏掺杂层为掩膜，刻蚀所述沟道材料膜和第一源漏掺杂材料膜，使沟道材料膜形成初始沟道柱，使第一源漏掺杂材料膜形成初始第一源掺杂层；刻蚀暴露出的所述初始第一源漏掺杂层表面，形成第一源漏掺杂层，所述第一源漏掺杂层侧壁相对于初始沟道柱侧壁凹陷；在所述第一源漏掺杂层表面形成第一侧墙，所述第一侧墙能够对第一源漏掺杂层起到较好的保护作用，所述第二侧墙能够对第二源漏掺杂层起到较好的保护作用，从而有利于提高形成的半导体结构的性能。

公开(公告)号：CN112447516B

公开(公告)日：2023-11-10

申请号：CN201910816162.5

申请日：2019-08-30

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 张海洋 ,  王彦 ,  张冬平 ,  纪世良 ,  韩秋华

IPC: H01L21/3213 ,  H01L21/8234 ,  H01L27/088

Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底上形成有多个分立的栅极结构；在所述栅极结构露出的基底上形成层间介质层，所述层间介质层的顶面低于所述栅极结构的顶面；形成覆盖所述层间介质层和栅极结构的硬掩膜层；在所述硬掩膜层中形成露出所述栅极结构的掩膜开口，所述掩膜开口的延伸方向与栅极结构的延伸方向垂直；以所述硬掩膜层为掩膜，去除所述掩膜开口露出的所述栅极结构，形成由层间介质层和剩余的栅极结构围成的隔离开口；在所述隔离开口和掩膜开口中形成隔离结构。本发明实施例有利于提高层间介质层的高度一致性。

公开(公告)号：CN114823301A

公开(公告)日：2022-07-29

申请号：CN202110113379.7

申请日：2021-01-27

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 唐龙娟 ,  胡昌杰 ,  张冬平 ,  韩秋华 ,  张海洋

IPC: H01L21/033 ,  H01L21/28 ,  H01L21/3065

Abstract: 一种半导体结构及其形成方法，方法包括：提供基底，所述基底上形成有核心层；形成保形覆盖所述核心层和基底的侧墙材料层；去除所述核心层和基底顶部的侧墙材料层，剩余的所述侧墙材料层作为初始侧墙层，所述初始侧墙层覆盖所述核心层的侧壁；对所述初始侧墙层的顶部进行轮廓修饰处理，形成侧墙层，且所述侧墙层的相对侧壁相互对称；形成所述侧墙层后，去除所述核心层；去除所述核心层后，以所述侧墙层为掩膜刻蚀所述基底，形成目标图形。可以改善刻蚀气体收集角度问题，从而能够获得形貌较好的目标图形，进而提高了半导体的性能。

公开(公告)号：CN114078744A

公开(公告)日：2022-02-22

申请号：CN202010809296.7

申请日：2020-08-12

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 韩秋华

IPC: H01L21/768 ,  H01L23/528

Abstract: 一种半导体结构及其形成方法，其中半导体结构包括：基底、栅极结构和位于栅极结构的侧壁的侧墙，侧墙的顶部高于栅极结构的顶部；源漏，位于栅极结构两侧的所述基底内，源漏的顶部高于或齐平于基底顶部；导电层，位于源漏上；保护层，位于栅极结构的顶部且位于侧墙之间，保护层的顶部表面高于侧墙的顶部表面；覆盖层，位于导电层以及侧墙的顶部，覆盖层的顶部与保护层的顶部齐平；介质层，位于保护层和覆盖层上；第一互连层，位于栅极结构顶部的保护层内；第二互连层，位于导电层顶部的覆盖层内。本发明实施例提供的半导体结构，避免了第一互连层和导电层之间、以及第二互连层和栅极结构之间的短接问题，提升了半导体结构的电学性能和稳定性。

公开(公告)号：CN113903807A

公开(公告)日：2022-01-07

申请号：CN202010641663.7

申请日：2020-07-06

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 韩秋华

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 一种半导体结构及其形成方法，其中方法包括：刻蚀所述第二源漏掺杂材料膜，直至暴露出沟道材料膜表面，形成第二源漏掺杂层；在所述第二源漏掺杂层侧壁表面形成第二侧墙；以所述第二侧墙和第二源漏掺杂层为掩膜，刻蚀所述沟道材料膜和第一源漏掺杂材料膜，使沟道材料膜形成初始沟道柱，使第一源漏掺杂材料膜形成初始第一源掺杂层；刻蚀暴露出的所述初始第一源漏掺杂层表面，形成第一源漏掺杂层，所述第一源漏掺杂层侧壁相对于初始沟道柱侧壁凹陷；在所述第一源漏掺杂层表面形成第一侧墙，所述第一侧墙能够对第一源漏掺杂层起到较好的保护作用，所述第二侧墙能够对第二源漏掺杂层起到较好的保护作用，从而有利于提高形成的半导体结构的性能。

公开(公告)号：CN109904111B

公开(公告)日：2021-08-06

申请号：CN201711306042.8

申请日：2017-12-11

Applicant: 中芯国际集成电路制造(北京)有限公司 ,  中芯国际集成电路制造(上海)有限公司

Inventor： 韩秋华 ,  严凯 ,  吴端毅

IPC: H01L21/768 ,  H01L23/538

Abstract: 本发明公开了一种互连结构及其制造方法。该方法包括：提供衬底结构，包括：衬底、在衬底上的层间电介质层、贯穿层间电介质层的多个第一通孔和填充多个第一通孔的第一金属层；在衬底结构上形成通孔结构层，其所包括的双大马士革通孔结构包括：在通孔结构层中的第二通孔和第三通孔及在它们之上的开口；该开口露出通孔结构层的在第二通孔和第三通孔之间的部分；在第二通孔和第三通孔中填充第二金属层，第二金属层的上表面低于通孔结构层的上述部分的上表面；刻蚀通孔结构层的上述部分，使得该部分的上表面低于第二金属层的上表面；在开口中形成连接第二金属层的第三金属层。本发明解决了现有技术的菜花状缺陷问题。

公开(公告)号：CN107978525B

公开(公告)日：2021-04-02

申请号：CN201610920078.4

申请日：2016-10-21

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 韩秋华 ,  王彦 ,  蒋鑫

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种半导体结构及其形成方法，其中方法包括：提供衬底，所述衬底上具有鳍部；在鳍部内形成初始沟槽，初始沟槽在垂直于所述鳍部的延伸方向上贯穿所述鳍部；在初始沟槽内形成隔离层以及位于隔离层上的隔离沟槽，所述隔离层的顶部表面低于所述鳍部的顶部表面，且高于所述隔离层顶部的部分初始沟槽形成隔离沟槽；对所述隔离沟槽的鳍部侧壁进行扩大处理，使所述隔离沟槽在沿鳍部的延伸方向上尺寸增大；在所述扩大处理之后，在所述隔离层上形成替代栅极结构。隔离沟槽的侧壁与鳍部顶部垂直，防止替代栅极结构底部与隔离沟槽侧壁接触，从而有效避免相邻源漏掺杂区之间因发生桥接而漏电，所述形成方法能够改善所形成的半导体结构性能。

公开(公告)号：CN112151382A

公开(公告)日：2020-12-29

申请号：CN201910579442.9

申请日：2019-06-28

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 韩秋华

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/8234 ,  H01L27/088

Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括器件区和隔离区；对基底进行第一刻蚀工艺，形成初始衬底和位于初始衬底上的多个初始鳍部，初始鳍部包括隔离区中的伪鳍部以及位于器件区的沟道鳍部；去除伪鳍部以及伪鳍部下方部分厚度的初始衬底，在初始衬底中形成凹槽；对初始衬底进行第二刻蚀工艺，去除沟道鳍部露出的部分厚度的初始衬底，形成鳍部。与直接形成鳍部的情况相比，本发明实施例相邻初始鳍部之间区域的深宽比较小，从而在刻蚀形成初始鳍部的过程中积累的聚合物杂质较少，初始鳍部侧壁与初始衬底法线的夹角较小，伪鳍部不易有残留，使得后续在隔离区上不易形成外延层，提高了半导体结构的电学性能。