-
公开(公告)号：CN119947241A
公开(公告)日：2025-05-06
申请号：CN202311402255.6
申请日：2023-10-26
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
Inventor： 宋吉鹏
IPC: H10D86/00 , H10D86/01 , H01L21/762
Abstract: 本申请涉及半导体技术领域，尤其涉及一种半导体结构、形成方法、器件及电子装置。该结构包括：支撑衬底、富陷阱层、埋氧化层和硅薄膜层；富陷阱层形成在支撑衬底的表面上，埋氧化层形成在富陷阱层的表面上，硅薄膜层形成在埋氧化层的表面上；埋氧化层与富陷阱层之间，形成有至少一个间隙结构，间隙结构用于减少埋氧化层与富陷阱层之间的接触面积。由于由于间隙结构的存在，表面寄生传导层被切割成了很多独立的阻值较低的表面寄生传导层，可以提高表面寄生传导层的电阻值，从而可以进一步降低低阻的表面寄生传导层对射频信号的影响，提升器件结构性能。
-
公开(公告)号：CN114141701B
公开(公告)日：2025-04-29
申请号：CN202010923861.2
申请日：2020-09-04
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor： 呼翔
IPC: H01L21/768 , H01L23/48 , H10D30/01 , H10D30/60
Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底、栅极结构、位于栅极结构的顶部上的栅极盖帽层、位于栅极结构两侧的基底中的源漏掺杂区、以及位于栅极结构侧部基底上的底部介质层；形成贯穿源漏掺杂区顶部的底部介质层的源漏互连层，源漏互连层的顶面与相邻栅极盖帽层围成凹槽，用于形成源漏盖帽层；通过凹槽对栅极盖帽层的侧壁进行离子掺杂，适于提高源漏盖帽层和栅极盖帽层之间的刻蚀选择比；进行离子掺杂后，在凹槽中形成源漏盖帽层；形成覆盖栅极盖帽层和源漏盖帽层的顶部介质层；形成贯穿顶部介质层和源漏盖帽层的源漏接触孔；在源漏接触孔中形成源漏插塞。本发明实施例降低源漏插塞与相邻的栅极结构之间发生短接或击穿的概率。
-
公开(公告)号：CN119866045A
公开(公告)日：2025-04-22
申请号：CN202311344816.1
申请日：2023-10-17
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯京城集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
Abstract: 一种半导体结构及其形成方法，其中结构包括：衬底，衬底包括：第一半导体层、位于第一半导体层表面的绝缘层以及位于绝缘层上的第二半导体层，衬底包括：沿平行于衬底表面的第一方向排布的相邻的第一区域和第二区域；位于沟道区两侧的第一区域内的源漏通孔，源漏通孔暴露出绝缘层表面；位于源漏通孔内的源漏结构；位于第二区域内的栅极通孔，栅极通孔与沟道区相邻，且栅极通孔暴露出绝缘层表面；位于栅极通孔内的栅极结构。源漏通孔与栅极通孔在垂直于衬底表面的方向上的尺寸相等，使得栅极结构与源漏结构位于同层，减小了器件的纵向尺寸，提高制成工艺的均一性和稳定性，进而提高器件性能稳定性。
-
公开(公告)号：CN114141751B
公开(公告)日：2025-04-22
申请号：CN202010923222.6
申请日：2020-09-04
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Inventor： 赵炳贵
IPC: H01L23/528 , H01L21/768 , H10D64/23 , H10D64/27
Abstract: 一种半导体结构及其形成方法，其中方法包括：在所述第一介质层、栅极结构以及源漏插塞表面形成第二介质层；在所述第二介质层内形成连接插塞，且所述连接插塞位于相邻的栅极结构和源漏插塞顶部表面；在所述第二介质层和连接插塞表面形成第三介质层；在所述第三介质层内形成第一插塞，所述第一插塞顶部表面高于所述连接插塞的顶部表面，且所述第一插塞与所述连接插塞电连接。通过所述第三介质层将连接插塞隔离，并且通过所述第一插塞选择了需要外连的连接插塞，由于所述第一插塞占据的面积较小，有利于降低后续的导电层的布线难度。
-
公开(公告)号：CN112216606B
公开(公告)日：2025-04-22
申请号：CN201910627198.9
申请日：2019-07-10
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/308 , H01L21/311
Abstract: 一种半导体结构及其形成方法，形成方法包括：提供待刻蚀层，所述待刻蚀层表面具有衬垫层；在所述衬垫层的表面形成若干相互分立的第一掩膜结构；以所述第一掩膜结构为掩膜，刻蚀所述待刻蚀层和所述衬垫层，在所述待刻蚀层内形成凹槽，并使所述第一掩膜结构形成第一初始待去除层；对所述第一初始待去除层进行改性处理工艺，形成第一待去除层；刻蚀去除所述衬垫层和所述第一待去除层。所述方法形成的半导体结构的性能较好。
-
Patent Agency Ranking
公开(公告)号：CN115249644B
公开(公告)日：2025-04-18
申请号：CN202110469138.6
申请日：2021-04-28
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/768
Abstract: 一种半导体结构的形成方法，包括：提供衬底；在衬底上形成介质层；在介质层上形成图形化的第一掩膜层；在第一掩膜层上形成初始第二掩膜层，所述初始第二掩膜层的材料与第一掩膜层的材料不同；以所述初始第二掩膜层和第一掩膜层为掩膜刻蚀所述介质层，在介质层内形成开口，并在第一掩膜层上形成第二掩膜层，所述第二掩膜层的顶部角呈圆角；在开口内形成导电结构。所述方法形成的半导体结构性能得到提升。
-
公开(公告)号：CN114664727B
公开(公告)日：2025-04-18
申请号：CN202011541213.7
申请日：2020-12-23
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/768
Abstract: 一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层，目标层上形成有图形定义层，图形定义层中形成有沿第一方向延伸并贯穿图形定义层的第一牺牲层；去除在第二方向上位于图形定义层和第一牺牲层交界处部分宽度的第一牺牲层，形成沿第一方向延伸、且由图形定义层、目标层和剩余第一牺牲层围成的开口；在开口侧壁形成第一侧墙层；去除在第二方向上的部分第一牺牲层，在第一牺牲层中形成沿第一方向延伸、且由剩余第一牺牲层的相对侧壁和目标层围成的凹槽；在凹槽侧壁形成第二侧墙层；去除剩余第一牺牲层；以第一侧墙层和第二侧墙层为掩膜刻蚀目标层形成目标图形。本发明在增大工艺窗口的同时，进一步缩小目标图形之间的节距。
-
公开(公告)号：CN114200767B
公开(公告)日：2025-04-18
申请号：CN202010912778.5
申请日：2020-09-02
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Abstract: 一种光学邻近修正方法、掩膜版制作及半导体结构的形成方法，包括：提供第一目标版图，所述第一目标版图中包括第一目标图形和第二目标图形；获取第一曝光图像，所述第一曝光图像中包括第一曝光图形和第二曝光图形；根据所述第一目标版图对所述第一曝光图像进行检测，获取第一缺陷图形和第二缺陷图形；根据所述第一缺陷图形和所述第二缺陷图形获取补偿尺寸；根据所述补偿尺寸对第一目标版图进行补偿修正，获取第二目标版图。由于获取的第二目标版图中的图形经过了补偿修正，因此能够降低因第一目标图形和第二目标图形之间相互吸引而带来的图形位置的偏差，提升了修正后的图形效果，进而提升最终由所述第二目标版图所形成的半导体结构的性能。
-
公开(公告)号：CN119833523A
公开(公告)日：2025-04-15
申请号：CN202311331009.6
申请日：2023-10-13
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯京城集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
IPC: H01L25/16 , H10B80/00 , H01L23/48 , H01L23/528 , H01L21/50 , H01L21/768
Abstract: 一种半导体结构及其形成方法，方法包括：提供存储晶圆，存储晶圆包括第二衬底，具有相对的第三面与第四面，包括位于第三面上的第二器件层；提供第一衬底，包括第一半导体层、位于第一半导体层表面的埋氧层以及位于埋氧层表面的第二半导体层，第一衬底包括相对的第一面和第二面，第一面为第二半导体层表面；在第一面表面形成第一器件层；将第三面与第一器件层相键合；在第一半导体层内形成阱区；在第一衬底、第一器件层以及存储晶圆内形成贯穿第一衬底、第一器件层以及存储晶圆的第一导电插塞；在第二面表面形成第一互连结构，第一互连结构与阱区电连接。各晶圆沿竖直方向电连接，使得各晶圆表面无高度差且减小水平方向芯片面积，提高器件集成度。
-
公开(公告)号：CN119830021A
公开(公告)日：2025-04-15
申请号：CN202311310977.9
申请日：2023-10-10
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
IPC: G06F18/22 , G06F18/23 , G06F16/353 , G06F18/213 , G06F18/24
Abstract: 一种生产流程归类方法及系统、存储介质及终端，其中方法包括：获取若干生产流程的流程文本数据，每个生产流程包括若干生产步骤，流程文本数据包括每个生产步骤的步骤文本数据；建立空间向量模型，空间向量模型包括n维度的特征参数，每个维度的特征参数由数字化表征；将若干流程文本数据输入至空间向量模型计算处理，获取每条生产流程对应的n维度的空间向量坐标；根据每条生产流程的空间向量坐标，获取不同生产流程之间的相似度；根据不同生产流程之间的相似度、以及相似度阈值，对若干生产流程进行归类。通过将不可直接数学化的流程文本数据转换为可直接数学化计算的空间向量坐标，根据数字化的空间向量坐标进行计算能够将生产流程精准归类。
-
-
-
-
-
-
-
-
-
Search Results
9743
records
(took 0.125 seconds)
