-
公开(公告)号:CN103178104A
公开(公告)日:2013-06-26
申请号:CN201310054020.2
申请日:2013-02-20
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明涉及一种半导体器件多级场板终端结构及其制造方法。多级场板终端结构为阶梯结构,用于IGBT芯片和快恢复二极管FRD中,多级场板终端结构包括衬底区表面的栅极氧化膜和场氧化膜层、沉积在栅极氧化膜和场氧化膜层上的多晶硅栅极、沉积在场氧化膜层上的隔离氧化膜以及沉积在隔离氧化膜上的SiO2薄膜;在隔离氧化膜和SiO2薄膜之间设置SiOxNy层,SiOxNy层为腐蚀阻挡层。本发明提供的结构终端为五个台阶,终端面积小,对界面电荷不敏感,突破国外四台阶多级场板结构专利的封锁;多级场板场氧化膜层中间及SiO2薄膜下添加SiOxNy薄膜层作为腐蚀阻挡层,降低对工艺精度的要求,操作简单,由于SiOxNy具有良好的致密性,阻止外部杂质离子侵入的能力,提高器件的稳定性和可靠性。
-
公开(公告)号:CN106990002B
公开(公告)日:2019-06-14
申请号:CN201710097714.2
申请日:2017-02-22
Applicant: 国家电网公司 , 国网新源水电有限公司 , 国网新源水电有限公司新安江水力发电厂
IPC: G01N3/32
Abstract: 本发明公开一种混流式水轮机承重支架疲劳寿命测试分析方法,其特征是根据混流式水轮机机组结构形式确定主要承重支架,测量承重支架表面处应变,停机状态下,顶起机组转动部分,获取机架受机组转动部件重力时的应变值,求得机架实际受力情况,对启动、带负荷、甩负荷及停机过程进行应变测量,然后进行承重支架受力计算,利用循环计数法将每一种工况的载荷‑时间历程进行计数,同时统计各种工况运行时间,获得支架材料S‑N曲线,根据工况、载荷谱及S‑N曲线,按照线性累积损伤计算支架疲劳寿命。快速、准确地测得支架实际受力值,真实有效地对承重支架进行疲劳寿命评估,提高了承重支架疲劳寿命分析的准确度。
-
公开(公告)号:CN109473794A
公开(公告)日:2019-03-15
申请号:CN201810581414.6
申请日:2018-06-07
Applicant: 国网浙江省电力有限公司衢州供电公司 , 国家电网公司
Abstract: 本发明公开了一种使用安全的低压汇流夹钳工具,旨在提供一种使用安全性好,可有效避免汇流夹钳在使用通电过程中存在人员触电的安全隐患的问题的使用安全的低压汇流夹钳工具。它包括绝缘盒、位于绝缘盒内的夹钳、固定设置在绝缘盒内的导电连接块、设置在导电连接块上的螺纹连接通孔、与螺纹连接通孔通过螺纹连接的导电锁紧杆、设置在导电连接块上的外接螺孔、与外接螺孔通过螺纹连接的电缆连接端子及与绝缘盒通过螺纹连接的绝缘电缆护套,所述夹钳包括动夹头及固定在绝缘盒的内壁上的定夹头,所述导电锁紧杆的第一端与动夹头相连接,导电锁紧杆的第二端的端面设有内六角凹槽,所述绝缘盒的外侧面上与内六角凹槽相对应的操作口。
-
公开(公告)号:CN104409485B
公开(公告)日:2018-10-23
申请号:CN201410737058.4
申请日:2014-12-05
IPC: H01L29/739 , H01L21/331 , H01L29/423 , H01L21/265
Abstract: 本发明涉及一种具有低反向传输电容抗闩锁结构的平面栅IGBT及制造方法,本发明在常规方法基础上对P阱注入进行改进,在P阱总注入剂量和总推阱时间不变的情况下采用P阱多次注入,多次推结方式,使得N+区下方P阱浓度更高,更有效的降低空穴电流流经路径的电阻,有效抑制IGBT器件大电流状态下的闩锁现象,电阻的降低同时可以降低通态压降。本发明在JFET区上方添加一层厚度1.0‑1.5μm的场氧化层,减小IGBT器件的反向传输电容,降低器件关断时反向传输电容的放电时间,减小关断损耗;通过减小IGBT器件的反向传输电容同样可以达到避免短路测试时发生LC震荡的目的。
-
公开(公告)号:CN107658260A
公开(公告)日:2018-02-02
申请号:CN201710674475.2
申请日:2017-08-08
Applicant: 全球能源互联网研究院有限公司 , 国家电网公司 , 国网山东省电力公司电力科学研究院
IPC: H01L21/762
CPC classification number: H01L21/76224 , H01L21/76237
Abstract: 本发明提供了一种在基板上形成绝缘沟槽方法及半导体器件,其中,方法包括:在基板表面待形成所述绝缘沟槽的区域中形成绝缘层,可以作为绝缘沟槽的底部,具体的厚度可以根据器件类型和使用要求进行相应的调整,在基板表面行成绝缘层比较容易实现,而且厚度和区域范围比较容易控制,再在基板形成外延层,外延层的结构可以根据半导体器件类型决定,再在外延层上形成开口暴露出绝缘层,由此可以形成绝缘沟槽,相较于现有技术,不仅可以实现控制沟槽底部的绝缘层底部厚度,改善电场分布,实现不需要额外的设备和工艺,实现过程以及实现工艺简单。
-
公开(公告)号:CN107644810A
公开(公告)日:2018-01-30
申请号:CN201610574275.5
申请日:2016-07-20
Applicant: 全球能源互联网研究院 , 国家电网公司 , 国网浙江省电力公司
IPC: H01L21/285 , H01L23/48
CPC classification number: H01L2224/05
Abstract: 本发明提供了一种压接式IGBT/FRD芯片的正面电极加工方法,包括在第一金属层上方采用化学气相沉积方法形成第一薄膜层并对第一薄膜层刻蚀形成第一窗口;对第一窗口处暴露出的第一金属层进行反溅刻蚀;将第二金属层采用溅射方法生长在第一金属层和第一薄膜层形成的组合结构表面,并对第二金属层进行刻蚀;在第一薄膜层和第二金属层形成的组合结构的表面涂覆第二薄膜层,对第二薄膜层刻蚀形成用于焊接的第二窗口。与现有技术相比,本发明提供的一种压接式IGBT/FRD芯片的正面电极加工方法,不需要对现有设备进行改进、操作简单。
-
公开(公告)号:CN107464835A
公开(公告)日:2017-12-12
申请号:CN201710530888.3
申请日:2017-07-03
Applicant: 成都迈斯派尔半导体有限公司 , 全球能源互联网研究院有限公司 , 国家电网公司 , 国网山东省电力公司电力科学研究院
IPC: H01L29/06 , H01L29/739
CPC classification number: H01L29/0619 , H01L29/7395
Abstract: 本发明提供了一种半导体功率器件及其终端结构,该终端结构包括:具有第一导电类型的半导体衬底;具有第一导电类型的第一半导体区,具有第二导电类型的第二半导体区,第一半导体区、第二半导体区位于半导体衬底的上表面中;槽体,位于半导体衬底的上表面中,槽体中填充介质;槽体的至少一部分被具有第二导电类型的第三半导体区包围。通过实施本发明,可在更短的距离内承受高电压,从而减小终端结构的面积,且包覆该槽体的半导体区可使半导体器件具有较高击穿电压,并且可以有效降低器件对界面电荷的敏感度。
-
公开(公告)号:CN102842611B
公开(公告)日:2016-08-10
申请号:CN201210305957.8
申请日:2012-08-24
IPC: H01L29/739 , H01L21/027 , H01L21/331
Abstract: 本发明涉及一种5块掩模版IGBT芯片,由所述5块掩模版制造形成IGBT芯片;所述5块掩模版分别是孔掩模版、金属掩模版、钝化掩模版、有源区掩模版和多晶掩模版;所述孔掩模版、金属掩模版和钝化掩模版位于IGBT芯片互连及保护模块中;所述有源区掩模版和多晶掩模版位于与IGBT芯片互连及保护模块相反方向的模块中。本发明还涉及一种5块掩模版IGBT芯片的制造方法,本发明的方案极大降低IGBT芯片制造成本,为IGBT芯片制造指出了一条新颖的技术路线。实现容易,可行性强;与传统IGBT芯片制造方法(≥6块掩模版)相比,显著的降低成本。
-
公开(公告)号:CN103176116B
公开(公告)日:2016-01-20
申请号:CN201310054142.1
申请日:2013-02-20
IPC: G01R31/26
Abstract: 本发明涉及一种半导体器件测试装置及其测试方法。其装置包括测试单元和探针台,测试单元包括台盘、固定在台盘上的圆片和设置于圆片上的半导体器件,半导体器件包括测试芯片和非测试芯片;探针台中的探针包括与测试芯片正面接触的探针和与非测试芯片正面硅表面接触的可施加高压的探针,台盘为接地的台盘。其方法为将圆片固定在台盘上,选定测试芯片和非测试芯片;将台盘接地;将测试探针与测试芯片正面接触,并将测试芯片接地;将高压探针与非测试芯片正面硅表面接触,并将高压通过高压探针施加于测试芯片;测试探针读取测试芯片的电压和电流曲线。本发明直接在芯片的正面施加高压,减少打火等干扰,测试结果准确,且安全性更高。
-
公开(公告)号:CN105047706A
公开(公告)日:2015-11-11
申请号:CN201510542149.7
申请日:2015-08-28
IPC: H01L29/739 , H01L21/331 , H01L29/06
CPC classification number: H01L29/7398 , H01L29/0696 , H01L29/66333
Abstract: 本发明提供一种低通态损耗IGBT及其制造方法,所述IGBT包括有源区、终端区和栅极区,所述有源区包括N-衬底区、栅极氧化层、多晶硅栅极、P-基区、N+发射区、P+集电区、发射极金属及集电极金属,所述有源区为元胞区,在所述有源区中设有空元胞结构。所述空元胞结构是通过牺牲元胞局部沟道形成的,所述元胞局部沟道是通过改变耐压环层、场氧层、多晶层、接触孔层中一种或几种组合而牺牲的。本发明制造方法通过在有源区引入无效元胞,改变了有源区PIN/PNP区域分布,优化IGBT元胞的电导调制效应,降低了IGBT饱和电压,提高了IGBT电流密度,降低了IGBT通态损耗。本发明制造的IGBT芯片在大功率密度、低通态损耗应用领域具有优势。
-
-
-
-
-
-
-
-
-