-
公开(公告)号：CN115426113A
公开(公告)日：2022-12-02
申请号：CN202211019138.7
申请日：2022-08-24
Applicant: 浙江大学
Abstract: 本发明于信息安全技术领域，公开了一种数字签名运算方法，应用于SM2知识产权IP核中，包括如下步骤：获取签名私钥dA，消息摘要e，随机数k，椭圆曲线参数；数字签名算法中随机数k模乘(1+dA)得到一个新的随机数k1＝k+k·dA，将私钥dA隐藏在随机数中；在计算椭圆曲线点(x1，y1)使用新的随机数k1，从而得到新的计算公式(x1，y1)＝[k1]G。本发明提出的数字签名方法实现了对签名过程中私钥安全性的的优化，在不影响运算性能的前提下，有效保护了用户的私钥dA不易被攻击者获取，从而提高了数字签名的安全性。
-
公开(公告)号：CN112667450A
公开(公告)日：2021-04-16
申请号：CN202110017368.9
申请日：2021-01-07
Applicant: 浙江大学
Abstract: 本发明涉及处理器技术领域，具体涉及一种可动态配置的多核处理器容错系统，所述多核处理器为可重配置的三个处理器，该多核处理器容错系统通过三个处理器的配置静态配置为常规容错模式、可靠容错模式或性能模式，然后根据模式切换寄存器的模式切换命令使得多核处理器容错系统在常规容错模式、可靠容错模式性能模式之间相互切换，最后根据所要切换的模式对三个处理器进行相应的配置。本发明能够满足数字芯片针对性能和可靠性需求的不同应用，提高处理器冗余方式的灵活度和可配置性，达到资源可配置和高效率的要求。
-
公开(公告)号：CN111428280B
公开(公告)日：2020-11-17
申请号：CN202010518677.X
申请日：2020-06-09
Applicant: 浙江大学
Abstract: 本发明公开了一种SoC安全芯片密钥信息完整性存储及错误自修复方法，在进行关键密钥信息的存储及访问过程中，提供一种密钥信息的完整性及错误自修复的保护措施，来确保访问得到的密钥信息的完整性，从而保证芯片的安全性和可靠性。该方法包括密钥信息增加校验位、备份存储以及持续完整性校验及错误修复，密钥信息增加校验位以及备份存储是为了完成对密钥的完整性校验及错误自修复，如果访问得到的密钥信息CRC校验错误，用冗余存储区进行正确密钥的存储达到持续校验与修复的效果，从而保证密钥信息被正确访问。本发明能够更好的保护密钥信息的完整性，同时涵盖了对密钥存储区物理故障的修复，提高了系统可靠性。
-
公开(公告)号：CN119788071A
公开(公告)日：2025-04-08
申请号：CN202411567182.0
申请日：2024-11-05
Applicant: 浙江大学
Abstract: 本发明属于集成电路设计技术领域，公开了一种应用于ADC差分电容阵列的互校准方法，所述方法包括如下步骤：步骤1：CDAC电容阵列中每位电容误差电压的提取和量化；步骤2：在ADC的输出码值中加上相应的误差码值。采用本发明提出的校准方法去除了传统模拟校准方法中额外的校准CDAC，显著的减少了电容面积，并将误差码值和ADC正常量化的码值相结合得到最终的输出码值，该运算过程不仅可以在片上运行也可以放在片外的软件上运算，减少了电路设计的复杂性同时也能显著减小电容阵列失配引起ADC转换精度损失。
-
公开(公告)号：CN114187161B
公开(公告)日：2025-03-18
申请号：CN202111484075.8
申请日：2021-12-07
Applicant: 浙江大学
IPC: G06F17/00
Abstract: 本发明属于流处理器计算领域，公开了一种通用可配的图像流水线处理阵列架构，包括若干个像素处理模块，一个程序段存储模块、一个数据段存储模块、一个行数据存储模块和一个查找表存储模块；本发明通过设计一种通用的，适用于图像处理的流水线化DSP阵列架构，解决了传统定制化图像处理模块较差的灵活性，和通用多核架构对于吞吐需求过高的缺点。在此基础上提出了一种多DSP共享存储的架构，同时可以灵活的适配多种图像处理业务不同流水线的需求，并达到较好的吞吐和性能。
-
Patent Agency Ranking
公开(公告)号：CN119621631A
公开(公告)日：2025-03-14
申请号：CN202411451705.5
申请日：2024-10-17
Applicant: 浙江大学
Abstract: 本发明属于多核系统芯片中的安全领域，公开了一种面向多核Chiplet芯片系统的安全总线架构，包括有源中介层、功能芯片、存储芯片、Core芯片和安全小芯片五个部分，Core芯片中包含芯片系统的CPU核；存储芯片中包含存放数据和代码的存储器；功能芯片中包含大多数外设和功能IP；有源中介层用于连接所有的小芯片并实现各个小芯片的访问控制，安全小芯片用于管控整体芯片系统的安全配置。当供应商提供的小芯片无法信任时，该安全总线架构能对非安全小芯片实现隔离和访问限制。在安全的有源中介层中实现总线架构，并由一颗安全小芯片配置芯片系统中各个小芯片的访问权限，可以确保其余小芯片的数据访问受到控制，在增强系统安全性。
-
公开(公告)号：CN119047526A
公开(公告)日：2024-11-29
申请号：CN202410994000.1
申请日：2024-07-24
Applicant: 浙江大学
IPC: G06N3/063 , G06N3/0464 , G06F17/15 , G06F7/57 , G06F7/544
Abstract: 本发明公开了一种完全复用GEMM和ALU架构实现Depth‑wise卷积的计算方法和装置，包括：确定GEMM和ALU架构，获取卷积层的输入特征图数据和权重数据，将输入特征图数据和权重数据划分成若干数据块和子数据块，并获得各数据块的计算顺序；按照计算顺序，将各输入特征图数据块和各权重子数据块不同通道的数据输入到对应的单通道计算单元；各单通道计算单元对各输入特征图数据矩阵和各权重子数据矩阵进行卷积计算，获得输出特征图数据块；按照顺序将输出特征图数据块写回存储器的对应地址中。本发明提高Depth‑wise卷积运算过程中GEMM计算资源的利用率，提高数据的吞吐量和处理性能。
-
公开(公告)号：CN114841872B
公开(公告)日：2024-08-06
申请号：CN202210377696.4
申请日：2022-04-12
Applicant: 浙江大学
IPC: G06T5/90 , G06T7/90 , G06N3/0464 , G06N3/092
Abstract: 本发明属于图像处理技术领域，公开了一种基于多智能体深度强化学习的数字半色调处理方法，包括如下步骤：步骤1：神经网络前向计算；步骤2：多智能体强化学习策略梯度估计；步骤3：各向异性抑制损失函数计算。本发明提出一种基于多智能体深度强化学习的数字半色调处理方法，能够快速生成高质量的半色调图像。
-
公开(公告)号：CN118432847A
公开(公告)日：2024-08-02
申请号：CN202410319269.X
申请日：2024-03-20
Applicant: 浙江大学
IPC: H04L9/40
Abstract: 本发明属于硬件安全技术领域，公开了一种适用于响应反馈PUF的两级可靠性提升电路及响应生成方法，包括延迟差检测电路和多数投票电路，所述延迟差检测电路包括上下对称的两个相同附加延迟模块及三个仲裁器，两个附加延迟模块分别连接在APUF上下两个延迟链上，由多个串联的反相器组成，通过改变反相器个数改变延迟模块延迟差大小，三个仲裁器用于产生三个不同响应；所述多数投票电路包括计数器，所述计数器初始值为0，APUF响应为“1”则计数加1。本发明在反馈阶段对APUF响应延迟进行了筛选，仅将具有较大延迟差的响应进行反馈，相对于纯投票方法降低了可靠性提升所需的多数投票次数，提高了认证协议的效率。
-
公开(公告)号：CN118378577A
公开(公告)日：2024-07-23
申请号：CN202410391278.X
申请日：2024-04-02
Applicant: 浙江大学
IPC: G06F30/327 , G06F30/3323 , G06F115/08
Abstract: 本发明属于硬件安全技术领域，公开了一种伪装门替换方法，包括步骤1：根据布尔表达式以基础逻辑门作为中介将电路中的逻辑运算替换为NAND、NOR与INV的基础逻辑门；步骤2：将伪装门替换方式分为三个类别；步骤3：将三种替换方式设为不同的优先级；步骤4：构件伪装门替换算法。该算法不仅能够选取与伪装门相同功能的逻辑单元进行替换，还可以基于布尔运算准则将单元进行合并或拆解，从而实现对更多伪装门的替换。并且，在进行伪装门替换时，算法考虑对时序性能的影响，尽量避开关键路径，减少在关键路径插入的伪装门数，从而减小对时序性能造成的影响。
-
-
-
-
-
-
-
-
-
Search Results
97
records
(took 0.044 seconds)
