基于CSMA协议的数据传输方法、装置、通信设备及电力系统

    公开(公告)号:CN116847474B

    公开(公告)日:2024-01-26

    申请号:CN202311124127.X

    申请日:2023-09-01

    Abstract: 本发明公开了一种基于CSMA协议的数据传输方法、数据传输装置、存储介质、通信设备以及电力系统,所述方法包括:接收信标帧,其中,信标帧携带CSMA时隙,在网络节点发送的报文数据到达CSMA时隙的情况下,获取网络节点的偏移时间,在网络节点的偏移时间计时结束时,监测信道处于空闲状态,控制网络节点发送报文数据。本发明的基于CSMA协议的数据传输方法,通过接收信标帧,在网络节点发送的报文数据到达CSMA时隙的情况时,实时获取网络节点的偏移时间,并在网络节点的偏移时间计时结束时,监测信道状态,控制网络节点发送报文数据,从而能够避免通讯节点之间的时隙竞争和冲突现象,提高通信效率和稳定性。

    异常数据识别方法、处理方法、系统、处理器及存储介质

    公开(公告)号:CN117313005A

    公开(公告)日:2023-12-29

    申请号:CN202311048406.2

    申请日:2023-08-18

    Abstract: 本发明实施例提供一种异常数据识别方法、处理方法、系统、处理器及存储介质,属于电力技术领域。该方法包括:获取用户的用电数据序列,当所述用电数据序列中的用电数据不属于参考用电范围时,将该用电数据划分为疑似异常数据;判断所述疑似异常数据是否受到大气温度和/或非工作日的影响,当所述疑似异常数据未受到大气温度和/或非工作日的影响时,确定所述疑似异常数据为异常数据;其中所述参考用电范围根据用户的历史用电数据设定。本发明实施例,在筛选和消除异常数据之前充分考虑大气温度、节假日等因素对用电数据的影响,可以避免有价值的用电数据被舍弃,从而提高异常数据识别的准确性。

    存算一体芯片及数据处理方法
    76.
    发明公开

    公开(公告)号:CN116700671A

    公开(公告)日:2023-09-05

    申请号:CN202310744910.X

    申请日:2023-06-21

    Abstract: 本申请提供了一种存算一体芯片及数据处理方法,涉及芯片设计技术领域。存算一体芯片中的预处理装置能够将输入的浮点数的尾数划分为多个第一尾数组,存算一体阵列继而能够直接确定各个第一尾数组与多个第二尾数组中每个第二尾数组的初始乘积。然后,求和装置能够对多个初始乘积进行对齐处理得到多个目标乘积,并确定多个目标乘积的和值,从而得到浮点数的尾数的乘积。由此可见,本申请提供的存算一体芯片能够直接确定第一尾数组与第二尾数组的初始乘积,继而将对齐后的多个初始乘积(即目标乘积)累加,得到浮点数的尾数的乘积,因此该存算一体芯片确定浮点数的尾数的乘积的效率较高。

    无线通信物理层的验证平台及验证方法、存储介质

    公开(公告)号:CN115794510A

    公开(公告)日:2023-03-14

    申请号:CN202211376977.4

    申请日:2022-11-04

    Abstract: 本发明公开了一种无线通信物理层的验证平台及验证方法、存储介质,其中,验证平台包括对应物理层的底层模块级的第一验证平台,第一验证平台包括:第一序列单元,用于提供第一验证序列;第一环境层单元,用于根据第一验证序列生成第一验证命令,并建立物理层的底层模块级的输入信号名称与输入激励信号标识的第一链接,以及基于第一链接获取与输入信号对应的输入激励信号,并根据输入激励信号对第一验证命令进行输入激励配置,以及将配置后的第一验证命令发送至物理层的底层模块级,以对物理层的底层模块级进行验证并生成验证结果。该验证平台能够实现输入激励信号的快速加载,同时可以自动生成验证结果,具有较高的验证效率。

    电力设备处理加速方法、装置、设备、芯片及介质

    公开(公告)号:CN115470899B

    公开(公告)日:2023-02-21

    申请号:CN202211420171.0

    申请日:2022-11-15

    Abstract: 本公开涉及计算机处理技术领域,具体涉及一种电力设备处理加速方法、装置、设备、芯片及介质,所述电力设备处理加速方法包括:根据所述智能芯片中神经网络的硬件结构、神经网络中神经元的关键性和所述神经网络处理的数据的数据类型特性,确定所述神经网络中各层的脆弱因子;根据所述神经网络中各层的权重,确定所述神经网络中各层的第一调节因子;根据所述神经网络中各层的脆弱因子和第一调节因子,确定所述神经网络中各层的量化位数;根据确定的所述量化位数对所述神经网络进行量化,以使包括具有所述神经网络的智能芯片的电力设备在实现处理加速的同时提高可靠性。

    缓存一致性检验方法、装置及电子设备

    公开(公告)号:CN115618801A

    公开(公告)日:2023-01-17

    申请号:CN202211527653.6

    申请日:2022-12-01

    Abstract: 本发明涉及芯片技术领域,其实施方式提供了一种缓存一致性检验方法、装置及电子设备。其中一种缓存一致性检验方法,包括:根据缓存模块在执行缓存指令时的硬件状态集合构建所述缓存模块对应的状态机模型;根据所述状态机模型在基于缓存一致性协议下的行为特征构建验证属性;将所述状态机模型和所述验证属性输入基于时间自动机的模型检测器,根据所述模型检测器的输出得到缓存一致性验证结果。本发明提供的实施方式提升了基于测试向量的仿真技术的完备性和协议级别验证的可靠性。

Patent Agency Ranking