显示驱动器及光电装置
    61.
    发明授权

    公开(公告)号:CN1305019C

    公开(公告)日:2007-03-14

    申请号:CN200410006529.0

    申请日:2004-03-04

    CPC classification number: G09G3/3688 G09G3/3648 G09G2310/027

    Abstract: 本发明公开了一种显示驱动器,所述显示驱动器(30)具有生成数据采集开始指示信号的数据采集开始指示信号发生电路(140),在根据所述数据采集开始指示信号指定的采集开始计时的数据采集时间,获取显示数据的数据锁存器(100),根据被所述数据锁存器(100)锁存的显示数据来驱动所述多条数据线的数据线驱动电路(130)。其中,数据采集开始指示信号发生电路(140)包含有数据的采集开始计时设定寄存器(142),设定用于指定显示数据的采集开始计时的数据;以标准计时为基准,生成所述数据采集开始指示信号,所述数据采集开始指示信号在经过与所述采集开始计时设定寄存器(142)的设定内容相对应的期间时发生变化。

    驱动电路、光电装置及其驱动方法

    公开(公告)号:CN1284132C

    公开(公告)日:2006-11-08

    申请号:CN200310115223.4

    申请日:2003-11-20

    Inventor: 森田晶

    Abstract: 本发明提供了驱动电路、光电装置及其驱动方法。作为光电装置的显示面板(10)包括:多个象素;多条扫描线;多条信号线,各信号线多路复用并传输第1-第3颜色成分的数据信号;以及多个多路分解器,其包括第1-第3多路分解转换元件,各多路分解转换元件的一端与各信号线连接,另一端与第j(1≤j≤3,j是整数)颜色成分的各象素连接,并根据第1-第3多路分解控制信号进行转换控制。栅极信号生成电路(20)基于该第1-第3多路分解控制信号生成移位时钟信号,基于该移位时钟信号移位预设的启动脉冲信号以得到移位输出,并向各扫描线输出与该移位输出对应的信号。

    显示驱动电路及显示装置
    63.
    发明公开

    公开(公告)号:CN1835062A

    公开(公告)日:2006-09-20

    申请号:CN200610056806.8

    申请日:2003-08-27

    Abstract: 本发明提供一种显示驱动电路及显示装置,该显示驱动电路包括:以数据输入控制电路(50)为基准,配置在右侧区域,保持第一~第M的灰阶数据的第一~第MSR模块BLK1~BLKM;配置在左侧区域,保持第(M+1)~第(M+N)灰阶数据的第(M+1)~第(M+N)SR模块BLKM+1~BLKM+N。第一~第(M+N)SR模块BLK1~BLKM+N,基于在各SR模块中被移位的允许数据信号,保持被屏蔽控制的第一~第(M+N)灰阶数据。第一~第M灰阶数据的屏蔽,按第一~第M数据屏蔽电路(521~52M)的顺序设定成非解除状态。第(M+1)~第(M+N)灰阶数据的屏蔽,按第(M+1)~第(M+N)数据屏蔽电路(52M+1~52M+N)的顺序设定成解除状态。

    电源电路、显示驱动器、光电装置及电子设备

    公开(公告)号:CN1758305A

    公开(公告)日:2006-04-12

    申请号:CN200510108235.3

    申请日:2005-10-08

    Inventor: 森田晶

    CPC classification number: G09G3/3688 G09G3/3614 G09G3/3655 G09G2310/0297

    Abstract: 本发明公开了一种即使缩短向像素电极写入的时间,也可用低功耗抑制对置电极的电压电平变动的电源电路、显示驱动器、光电装置以及电子设备。用于向夹着光电物质与光电装置的像素电极对置的对置电极提供电压的电源电路(100)包括:运算放大器(110),用于驱动对置电极;以及运算放大器控制电路(120),用于控制运算放大器(110)的转换速率及电流驱动能力中的至少一个。运算放大器控制电路(120)在以向像素电极的写入开始定时为开始的控制期间内,将运算放大器(110)的转换速率及电流驱动能力中的至少一个增大;在经过控制期间后,运算放大器(110)的转换速率及电流驱动能力恢复控制期间前的状态。

    线驱动电路,电光装置,及显示装置

    公开(公告)号:CN1197052C

    公开(公告)日:2005-04-13

    申请号:CN02122868.X

    申请日:2002-06-17

    Inventor: 森田晶

    Abstract: 本发明提供了一种通过减小工艺过程尺寸有效降低成本,并通过简化输出电压的重新配置有效缩短显示面板开发周期的线驱动电路,采用该线驱动电路的电光装置,以及显示装置。液晶装置10包括液晶显示器面板20,信号驱动器30,扫描驱动器50,电源电路80,它们由液晶显示器控制器60进行控制。信号驱动器30包括一个接口单元200,用于把低压系统中的第一指定电压变换成高压系统中的第二指定电压。接口单元200中的接口电路由使用中压处理的器件组成。接口单元200接收由液晶显示器控制器60提供的低压信号(即,第一电压电平),转换成高压信号(即,第二电压电平),然后将电平转换电压信号提供给扫描驱动器50或电源电路80。

    显示驱动器、电光学装置及显示驱动器的控制方法

    公开(公告)号:CN1595478A

    公开(公告)日:2005-03-16

    申请号:CN200410073775.8

    申请日:2004-09-09

    Inventor: 森田晶

    Abstract: 本发明披露了一种显示驱动器、电光学装置及显示驱动器的控制方法。显示驱动器(10)包括:输入显示数据或指令数据的数据输入部(20)、具有基于数据输入部(20)输入的显示数据驱动数据线的数据线驱动部(32)的显示处理部(30)、用于控制显示处理部(30)的控制寄存器(42)、生成按照预先确定的时间进行变化的识别指令数据的指令信号的指令信号生成部(50)、基于指令信号,提取从数据输入部(20)输入的显示数据等的数据的指令数据的指令提取部(60)、对被指令提取部(60)提取的指令数据进行解码的解码器(70)。在控制寄存器(42)中设定指令数据的解码结果对应值。根据控制寄存器(42)的设定值来控制显示处理部(30)。

    电压供给装置和半导体装置、电光学装置和电子机器

    公开(公告)号:CN1171196C

    公开(公告)日:2004-10-13

    申请号:CN00131495.5

    申请日:2000-10-23

    Inventor: 森田晶

    CPC classification number: G09G3/2011 G09G3/3688 G09G2310/0291

    Abstract: 一种对负载电容电压供给,在所定充电期间内将负载电容充电到所定电压的电压供给装置。该电压供给装置具有数字一模拟转换器(DAC)和电压跟随电路。在电压跟随电路的输出和负载电容之间设有第1开关元件。设有旁路线,并在旁路线途中设有第2开关元件。在充电期间的前半期间接通第1开关元件(Q1),断开第2开关元件(Q2),将电压跟随电路的输出供给负载电容。在后半期间断开第1开关元件,接通第2开关元件,将数字一模拟转换器(DAC)的输出供给负载电容。

    驱动电路、光电装置及其驱动方法

    公开(公告)号:CN1503215A

    公开(公告)日:2004-06-09

    申请号:CN200310115223.4

    申请日:2003-11-20

    Inventor: 森田晶

    Abstract: 本发明提供了驱动电路、光电装置及其驱动方法。作为光电装置的显示面板(10)包括:多个象素;多条扫描线;多条信号线,各信号线多路复用并传输第1-第3颜色成分的数据信号;以及多个多路分解器,其包括第1-第3多路分解转换元件,各多路分解转换元件的一端与各信号线连接,另一端与第j(1≤j≤3,j是整数)颜色成分的各象素连接,并根据第1-第3多路分解控制信号进行转换控制。栅极信号生成电路(20)基于该第1-第3多路分解控制信号生成移位时钟信号,基于该移位时钟信号移位预设的启动脉冲信号以得到移位输出,并向各扫描线输出与该移位输出对应的信号。

    显示驱动电路及显示装置
    70.
    发明公开

    公开(公告)号:CN1489125A

    公开(公告)日:2004-04-14

    申请号:CN03156032.6

    申请日:2003-08-27

    Abstract: 本发明提供一种显示驱动电路及显示装置,该显示驱动电路包括:以数据输入控制电路(50)为基准,配置在右侧区域,保持第一~第M的灰阶数据的第一~第MSR模块BLK1~BLKM;配置在左侧区域,保持第(M+1)~第(M+N)灰阶数据的第(M+1)~第(M+N)SR模块BLKM+1~BLKM+N。第一~第(M+N)SR模块BLK1~BLKM+N,基于在各SR模块中被移位的允许数据信号,保持被屏蔽控制的第一~第(M+N)灰阶数据。第一~第M灰阶数据的屏蔽,按第一~第M数据屏蔽电路(521~52M)的顺序设定成非解除状态。第(M+1)~第(M+N)灰阶数据的屏蔽,按第(M+1)~第(M+N)数据屏蔽电路(52M+1~52M+N)的顺序设定成解除状态。

Patent Agency Ranking