表项快速同步的方法及系统

    公开(公告)号:CN109783430B

    公开(公告)日:2021-04-27

    申请号:CN201811467161.6

    申请日:2018-12-03

    Abstract: 本发明公开了一种表项快速同步的方法及系统,该表项快速同步的方法包括:第一步,用户下发表项至主控板卡CPU;第二步,主控板卡CPU通过板间带外通道发送表项至业务板卡CPU;第三步,主控板卡CPU通过板间带内通道发送表项至业务板卡NP处理器;第四步,业务板卡CPU通过板间带外通道异步接收表项至业务板卡本地数据库,与此同时,业务板卡NP处理器通过板外通道同步接收表项。本发明通过引入业务板卡CPU异步接收表项方式,使得业务板卡CPU在更短的时间内释放当前接收处理任务,进行下一次接收处理。并且表项接收后只需同步至本板数据库,不必再通过板内PCIe通道下发至本板NP处理器,简化了处理流程,释放了更多的CPU资源。

    规则查询方法、装置、计算机设备和存储介质

    公开(公告)号:CN112383479A

    公开(公告)日:2021-02-19

    申请号:CN202011104222.X

    申请日:2020-10-15

    Abstract: 本申请涉及一种规则查询方法、装置、计算机设备和存储介质。该方法包括:计算机设备通过获取请求报文的五元组信息中的互联网协议IP地址,从预设的多个五元组规则表中,确定与该IP地址对应的目标五元组规则表,根据五元组信息查询目标五元组规则表,确定与五元组信息对应的目标五元组规则。本方法中,五元组规则表中包括五元组信息和五元组规则的对应关系,计算机设备在根据请求报文的五元组信息中的IP确定与其对应的目标五元组规则表之后,根据目标五元组规则表进行目标五元组规则的查询,避免了遍历所有五元组规则表的情况,减少了五元组规则的查询次数,节省了五元组规则的查询资源,进一步地,降低了FPGA的输入输出单元的消耗情况。

    表项快速同步的方法及系统

    公开(公告)号:CN109783430A

    公开(公告)日:2019-05-21

    申请号:CN201811467161.6

    申请日:2018-12-03

    Abstract: 本发明公开了一种表项快速同步的方法及系统,该表项快速同步的方法包括:第一步,用户下发表项至主控板卡CPU;第二步,主控板卡CPU通过板间带外通道发送表项至业务板卡CPU;第三步,主控板卡CPU通过板间带内通道发送表项至业务板卡NP处理器;第四步,业务板卡CPU通过板间带外通道异步接收表项至业务板卡本地数据库,与此同时,业务板卡NP处理器通过板外通道同步接收表项。本发明通过引入业务板卡CPU异步接收表项方式,使得业务板卡CPU在更短的时间内释放当前接收处理任务,进行下一次接收处理。并且表项接收后只需同步至本板数据库,不必再通过板内PCIe通道下发至本板NP处理器,简化了处理流程,释放了更多的CPU资源。

Patent Agency Ranking