一种动态比较器及芯片
    61.
    发明公开

    公开(公告)号:CN115051694A

    公开(公告)日:2022-09-13

    申请号:CN202210634567.9

    申请日:2022-06-06

    Abstract: 本发明实施例提供了一种动态比较器及芯片,该动态比较器包括:预放大级,用于放大输入的差分信号得到放大信号;锁存级,所述锁存级与所述预放大级的输出端相连,用于锁存所述放大信号得到判决结果;牵引电路,所述牵引电路与所述预放大级的输出端连接,所述牵引电路中至少包括第一电容、第二电容及反向时钟,所述反向时钟设于所述第一电容及第二电容之间;当所述反向时钟处于上升沿时,所述第一电容和第二电容的电荷均保持不变,所述预放大级的输出端产生压差,使所述锁存级开启。该动态比较器引入牵引电路,加快了预放大级的速度,提高了比较器的判决速度。

    无线Mesh网络系统及连接方法、传感数据的传输结构

    公开(公告)号:CN114915936A

    公开(公告)日:2022-08-16

    申请号:CN202210567300.2

    申请日:2022-05-23

    Abstract: 本申请提供一种无线Mesh网络系统、无线Mesh网络系统的连接方法及传感数据的传输结构。无线Mesh网络系统包括:数据中心层,包括服务器;骨干网络层,包括彼此无线互联的Mesh网关及多个Mesh路由器,Mesh网关通过互联网与数据中心层通信连接;及客户端节点层,客户端节点层包括多个节点,至少一个节点与Mesh路由器无线通信连接,节点用于获取传感数据;其中,骨干网络层从客户端节点层获取传感数据,并将传感数据传输至数据中心层的服务器。本申请的无线Mesh网络系统能够实现传感数据的远距离传输,骨干网络层中存在多条由Mesh网关及Mesh路由器组成的无线传输链路,数据传输的可靠性高,客户端节点层的拓扑结构可以根据应用场景进行调整,具有较好的拓展性。

    二阶噪声整形逐次逼近型模数转换器及其控制方法

    公开(公告)号:CN114614818A

    公开(公告)日:2022-06-10

    申请号:CN202210157177.7

    申请日:2022-02-21

    Abstract: 本发明实施例提供一种二阶噪声整形逐次逼近型模数转换器及其控制方法,属于模数转换技术领域。所述模数转换器包括:数模转换器DAC电容模块、噪声整形模块、放大器模块,其中噪声整形模块包括误差反馈模块和积分模块,放大器模块用于对DAC电容模块输出的量化误差电压放大处理,误差反馈模块用于对放大器模块放大后的量化误差电压采样,并在下一量化周期将采样的量化误差电压反馈至DAC电容模块;所述积分模块用于对放大器模块放大后的量化误差电压积分处理,并将积分处理后的信号输入给比较器模块的反向放大输入端以用于下一量化周期,其中放大器模块包括前置放大器。其能够减小电路整体尺寸并弥补噪声整形过程中因电荷重分布导致的量化误差电压的衰减。

    用于快速唤醒芯片的电流偏置电路

    公开(公告)号:CN112462834B

    公开(公告)日:2022-05-13

    申请号:CN202011163154.4

    申请日:2020-10-27

    Abstract: 本发明提供一种用于快速唤醒芯片的电流偏置电路,属于集成电路技术领域。所述电流偏置电路包括偏置电流产生电路、低精度偏置电流产生电路以及电流输出支路,还包括附加开关电路;所述附加开关电路设置于所述偏置电流产生电路与所述电流输出支路之间,用于在所述电流偏置电路由关断到开启的过程中瞬间拉低所述电流输出支路的工作点的电位,以快速打开所述电流输出支路输出所述偏置电流产生电路产生的偏置电流。本发明通过附加开关电路在电流偏置电路由关断到开启的过程中瞬间拉低电流输出支路的工作点的电位,从而快速打开电流输出支路将偏置电流输出,从而快速启动芯片中的各种关键电路以快速唤醒芯片,解决了芯片唤醒时间长的问题。

    降低OFDM系统峰均比的方法和装置、信号发送端与接收端

    公开(公告)号:CN112637098B

    公开(公告)日:2022-01-14

    申请号:CN202011342929.4

    申请日:2020-11-25

    Abstract: 本发明提供一种用于降低OFDM系统峰均比的方法和装置、信号发送端与接收端,属于通信技术领域。所述方法包括:将频域信号进行分组,对分组后的每组信号进行相位旋转以获得组频域信号,或者对频域信号进行相位旋转,对相位旋转后的信号进行分组以获得组频域信号;对组频域信号进行变换以获得组时域信号;遍历加权系数集合中的加权因子组以确定每个加权因子组对应的组时域信号的峰均比;根据每个加权因子组对应的组时域信号的峰均比选定最优加权因子组;并根据最优加权因子组对组时域信号进行合并以得到待发送信号,其中,加权系数集合中的加权因子为实数。上述方案的加权因子为实数,通过比特翻转叠加实现加权过程,搜索加权因子空间小且易于实现。

    DAC电容阵列、SAR型模数转换器及模数转换方法

    公开(公告)号:CN112468151B

    公开(公告)日:2022-01-14

    申请号:CN202011287799.9

    申请日:2020-11-17

    Abstract: 本发明涉及集成电路技术领域,提供一种DAC电容阵列,该DAC电容阵列对现有的第一电容阵列和第二电容阵列进行拆分以形成第一高段电容阵列、第一低段电容阵列、第二高段电容阵列和第二低段电容阵列;其中,第一高段电容阵列中各电容权重与第一低段电容阵列中各电容权重满足预设比例关系;第一高段电容阵列的上极板与第一低段电容阵列的上极板之间设置有第一连接开关;第二高段电容阵列中各电容权重与第二低段电容阵列中各电容权重满足所述预设比例关系;第二高段电容阵列的上极板与第二低段电容阵列的上极板之间设置有第二连接开关。本发明提供的技术方案,能够极大地缩短SAR型模数转换器在量化过程中电容电压的建立时间,有效提高其量化速度。

Patent Agency Ranking