-
公开(公告)号：CN101357825A
公开(公告)日：2009-02-04
申请号：CN200810222443.X
申请日：2008-09-17
Applicant: 北京大学
IPC: C03C15/00
Abstract: 本发明涉及一种高深宽比玻璃刻蚀工艺，其采用电感耦合等离子刻蚀系统，且反应气体包括C4F8、H2及He，并采用以下工艺参数：离子源功率为1000－1400W；承片台功率为300－400W；反应室压力为2－4mT；C4F8流量为10－20sccm/min；H2流量为4－8sccm/min；He流量为150－200sccm/min。本发明高深宽比玻璃刻蚀工艺的技术方案，通过对包括刻蚀掩膜、离子源功率、承片台功率、反应室压力等一系列重要刻蚀工艺参数的调整，可以改善玻璃刻蚀的侧壁角度和玻璃对掩膜的刻蚀选择比，在增加玻璃刻蚀速率和深宽比的同时，可明显改善玻璃材料刻蚀的均匀性。
-
公开(公告)号：CN1648634A
公开(公告)日：2005-08-03
申请号：CN200410039025.9
申请日：2004-01-21
Applicant: 北京大学
IPC: G01N13/10
Abstract: 本发明涉及一种微结构键合工艺结果的检测方法及用于该方法的检测结构。先设计包含微结构的硅结构版图；采用键合工艺方法制备微结构，硅结构和硅衬底或玻璃衬底通过键合面连接，硅结构至少有一端与键合面保有距离，并记录键合面积；用探针在没有键合的一端侧面推动硅结构，使之绕键合面发生形变直至单晶硅结构从键合面处断裂，并记录探针推点和键合面的距离和形变直至断裂过程的参数；根据所记录的上述数据，实现键合强度的检测。将复杂的MEMS器件检测技术，用简单的方法完成，解决了目前MEMS技术中微结构键合强度检测的难题，能满足多种MEMS器件加工时键合强度检测的需求。可应用于MEMS加工工艺技术领域。
-
公开(公告)号：CN104697700B
公开(公告)日：2017-07-14
申请号：CN201510063605.X
申请日：2015-02-06
Applicant: 北京大学
Abstract: 本发明公开了一种压阻式压力计芯片结构及其制备方法，优选采用TSV和CMP工艺来实现。其中硅应变膜的厚度可以利用TSV工艺提前确定，在利用CMP工艺进行硅片减薄时可以自停止在TSV金属填充孔位置，可以大幅提高硅应变膜厚度的控制精度，大幅提高芯片成品率；在完成键合面金属引线和键合面绝缘介质隔离层的制备后利用CMP工艺对待键合硅面做平整化处理，可以有效的提高硅玻璃阳极键合的气密性和强度，提高芯片长期可靠性；同时，通过键合面绝缘介质隔离层的制备有效避免了阳极键合过程中的高能离子对键合界面金属引线的损耗，可以有效提高金属电信号连接的可靠性。
-
-
公开(公告)号：CN104003350B
公开(公告)日：2016-08-24
申请号：CN201410205595.4
申请日：2014-05-15
Applicant: 北京大学
Abstract: 本发明涉及一种应用于体硅谐振式压力传感器的圆片级封装方法，其步骤包括：1)根据谐振式压力传感器的结构选取合适的SOI硅片和进行阳极键合的玻璃片；2)对SOI硅片的器件层进行台阶刻蚀，形成器件结构；3)去除部分埋氧层，释放器件结构；4)将SOI片和玻璃片进行真空阳极键合；5)对硅片进行减薄；6)通过光刻定义引线窗口，然后刻蚀硅，露出埋氧层；7)去除引线窗口内的埋氧层；8)在硅片表面淀积二氧化硅，形成电学隔离；9)对淀积的二氧化硅进行刻蚀，形成pad孔；10)淀积金属pad。本发明采用圆片级封装，工艺流程简单，能够大大降低体硅谐振式压力传感器的真空封装成本。
-
Patent Agency Ranking
公开(公告)号：CN103011056B
公开(公告)日：2015-12-02
申请号：CN201210501839.4
申请日：2012-11-29
Applicant: 北京大学
IPC: B81C1/00
Abstract: 本发明公开一种增强SOG工艺微结构键合强度的方法，该方法采用由多个锚点构成的组合式锚点结构进行微结构键合。该组合式锚点优选为阵列形式。可以通过拉伸或者剪切断裂试验确定使组合式锚点结构的键合强度最大的锚点数目，并作为组合式锚点中锚点的数目。可以通过光刻允许的最小间距、保持有利于应力释放的极限间距两个因素确定组合式锚点中锚点间的间隙尺寸。本发明还提供一种采用所述组合式锚点结构MEMS器件。本发明通过对锚点的分布进行合理的设计以减小工艺过程中带来的热失配应力，从而增强基于SOG工艺制造的微结构的键合强度，能够显著提高工艺成品率，提高基于SOG工艺制造的MEMS器件的可靠性。
-
公开(公告)号：CN103072941B
公开(公告)日：2015-09-23
申请号：CN201310012777.5
申请日：2013-01-14
Applicant: 北京大学
IPC: B81C1/00
Abstract: 本发明提供一种基于表面牺牲层工艺的MEMS器件自封装制备方法，其步骤包括：在基片上淀积并制作衬底保护层、下电极和下电极保护层，并化学机械抛光下电极保护层的表面；采用表面牺牲层工艺制作第一层牺牲层和MEMS器件的结构层；在结构层上淀积金属层；采用表面牺牲层工艺制作第二层牺牲层和封装层，并制作封装区域内外互联部分；湿法腐蚀所有牺牲层，释放MEMS器件结构并利用粘附效应完成自封装。本发明适用于红外传感器等具有可动结构的MEMS器件，可使MEMS器件本身和封装一起完成，能够缩短封装周期，提高工艺质量和成品率，降低封装成本。
-
-
公开(公告)号：CN102515089B
公开(公告)日：2014-10-15
申请号：CN201110433579.7
申请日：2011-12-21
Applicant: 北京大学
IPC: B81C1/00
Abstract: 本发明公开了一种MEMS集成化方法，在基片上先刻蚀出MEMS区域凹槽，在凹槽以外的区域制作CMOS电路，完成除金属互连以外的所有IC工艺；然后淀积IC保护层，在凹槽内采用MEMS表面牺牲层工艺制作MEMS结构；再刻蚀形成IC区域的引线孔，淀积并图形化金属形成金属互连；最后用光刻胶保护凹槽以外的区域，去除牺牲层，释放MEMS可动结构，制得单片集成芯片。本发明采用MEMS-IC-MEMS交叉制作工艺完成MEMS和IC的单片集成，通过凹槽降低了MEMS结构和IC之间的高度差，减小了集成化工艺对光刻的压力，同时通过调整工艺顺序避免了金属脱落，提高了工艺质量和成品率。
-
公开(公告)号：CN102175932B
公开(公告)日：2013-05-29
申请号：CN201110028955.4
申请日：2011-01-26
Applicant: 北京大学
Abstract: 本发明公开了一种等离子体环境的电荷测试方法和测试系统。该测试系统包括一个采用MEMS与CMOS集成制作的芯片和测试电路，所述芯片包括双材料悬臂梁温度敏感结构和利用静电吸合原理获取等离子体密度的结构组成的测试单元，以应变电阻作为获取温度敏感结构和电荷收集结构形变的测试手段，通过测试电路测量应变电阻的变化。进行电荷测试时先对积累电荷初步测试，然后泄放电荷再次测量，从而排除干扰项仅保留电荷的影响，计算出电荷积累量。本发明采用多个测试单元以阵列的方式排列，可以实时监测电荷在时间和空间上的积累量和分布，为实时在线测试等离子体对器件的影响提供了一种可能。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.048 seconds)
