-
公开(公告)号：CN110196388A
公开(公告)日：2019-09-03
申请号：CN201910539980.5
申请日：2019-06-20
Applicant: 天津市滨海新区信息技术创新中心 , 天津芯海创科技有限公司
IPC: G01R31/28 , G01R31/317 , G01R31/3185
Abstract: 本发明提供了一种集成芯片及其测试方法，涉及集成芯片技术领域，该集成芯片包括：低速通用接口、eFPGA电路和至少一个功能电路；低速通用接口与eFPGA电路相连，且eFPGA电路与每个功能电路均相连；低速通用接口用于接收外接的智能终端发送的测试文件，并将测试文件发送给eFPGA电路；eFPGA电路用于基于接收到的测试文件获取目标功能电路的测试信号，并将获取的测试信号反馈给低速通用接口；低速通用接口还用于将接收到的测试信号发送至智能终端，以使智能终端基于测试信号得到目标功能电路的功能测试结果。本发明可以有效减少功能测试所需的IO接口数量，还可以有效缓解芯片信号速率对功能测试的限制。
-
公开(公告)号：CN109857693A
公开(公告)日：2019-06-07
申请号：CN201910150540.0
申请日：2019-02-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种自适应串行时钟序列检测装置及检测方法，装置包括时钟序列，时钟序列连接COM字符检测模块，COM检测模块连接PCIe时钟序列检测单元，PCIe时钟序列检测单元连接RapidIO时钟序列检测单元，RapidIO时钟序列检测单元输出检测结果。本发明能够实现串行检测RapidIO和PCIe两种协议时钟补偿序列，根据不同的时钟补偿序列自行选择检测模块串且同时关闭非当前协议检测模块，阻断非当前协议检测模块输入，避免数据流中出现另一协议时钟补偿序列的小概率事件造成的影响；本发明在检测出时钟补偿序列的同时，给出对应协议的指示，方便与之接口的模块向自适应硬件方向修改。
-
公开(公告)号：CN109831387A
公开(公告)日：2019-05-31
申请号：CN201811593035.5
申请日：2018-12-20
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: H04L12/771 , H04L12/741 , H04L12/725 , H04L12/715 , H04L12/935 , H04L12/861 , H04L12/851
Abstract: 本发明提供了一种基于重计算的三维片上路由装置，包括通过传输通道依次连接的输入端口、旁路缓存注入单元、本地排出单元、地址计算单元、优先级排序单元、旁路缓存排出单元、重计算单元，输出端口；其中重计算单元，用于数据包优先级重计算，当数据包即将传输到下一装置时，重计算单元根据重计算策略重新计算数据包优先级。本发明一方面保证数据包优先级是合理的。另一方面可以保证数据包优先级从数据包发出到接收一直有效，避免了产生错误转向的情况。同时本发明很好地解决了本地数据包不能及时排出到IP核而被转向传输甚至形成绕路传输的问题，降低了本地数据包被转向传输以及绕路传输的次数，进而降低了数据包在网络中的传输延时。
-
公开(公告)号：CN109218301A
公开(公告)日：2019-01-15
申请号：CN201811032492.7
申请日：2018-09-05
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: H04L29/06
CPC classification number: H04L69/08
Abstract: 本发明提供了一种多协议间软件定义的帧头映射方法与装置，属于数据通信技术领域。本发明实施例提供的多协议间软件定义的帧头映射方法与装置，将原协议的数据帧拆分为帧头字段和数据字段；根据目标协议制定转换规则，将帧头字段转换为关键字；根据预存的关键字与关键字值的对应关系，找到关键字相对应的关键字值；根据目标协议制定转换规则，将关键字值转换为目标协议的帧头字段；将目标协议的帧头字段与数据字段组合为目标协议的数据帧，根据目标协议的不同，重新定义转换规则和表项内容，实现支持多种协议的转换，使协议转换也不再与具体协议绑定，具有很强的灵活性。
-
公开(公告)号：CN108833308A
公开(公告)日：2018-11-16
申请号：CN201810526393.8
申请日：2018-05-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L12/935 , H04L12/861
Abstract: 本发明提供了一种数据交换方法、装置及系统，方法包括：在当前调度周期中，接收多个输入缓存发送的队列发送请求，队列发送请求包括至少一个数据队列；针对每个主应答轮询指针当前指向的第一位置，根据数据队列确定与第一位置匹配的第二位置；若第一位置和第二位置匹配成功，向第二位置指向的第一目的输入缓存发送应答信息，向第一位置指向的第一目的输出缓存发送授予信息，以使第一目的输入缓存向第一目的输出缓存发送数据队列；根据数据队列更新各个主应答轮询指针的指向位置和各个主响应轮询指针的指向位置，以便在下一调度周期中使用，缓解现有技术中存在的端口之间的匹配效率低的问题，达到了提高端口之间的匹配效率的技术效果。
-
Patent Agency Ranking
公开(公告)号：CN108833307A
公开(公告)日：2018-11-16
申请号：CN201810660086.9
申请日：2018-06-22
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 王盼 , 刘勤让 , 宋克 , 朱珂 , 沈剑良 , 吕平 , 谭力波 , 董春雷 , 李庆龙 , 刘汉卿 , 李丹丹 , 汪涟 , 赵博 , 汪欣 , 张文建 , 杨国环 , 姜海斌
IPC: H04L12/933 , H04L12/935 , H04L12/861
Abstract: 本发明提供了一种数据交换装置，包括：N个输入缓存、N2个交叉节点缓存和N个输出缓存，每个输入缓存对应一个由N个交叉节点缓存组成的交叉节点缓存行，每个输出缓存均对应一个由N个交叉节点缓存组成的交叉节点缓存列，每个输入缓存和每个输出缓存分别按照其直连的端口模式的配置信息划分缓存分区；每个交叉节点缓存按照列对应的输出缓存对应的端口模式的配置信息划分缓存分区；输入缓存用于将接收的数据包存入与数据包中携带的目的端口号对应的交叉节点缓存；交叉节点缓存用于将数据包输送与目的端口号对应的输出缓存；输出缓存用于将数据包输送给N个目的端口中与目的端口号对应的目的端口，达到不影响性能的前提下对缓存的最大程度利用的技术效果。
-
公开(公告)号：CN108829592A
公开(公告)日：2018-11-16
申请号：CN201810562043.7
申请日：2018-06-01
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种快速访问寄存器和表项的验证方法、装置和验证设备，涉及集成电路验证技术领域，预先将待验证的集成电路划分成第一模块和第二模块，第一模块为设计中功能稳定的部分，第二模块为设计中功能不稳定的部分；该方法包括：为第一模块和第二模块分别构建第一测试系统和第二测试系统；第一测试系统通过集成电路的外部接口与第一模块连接，第二测试系统通过集成电路的内部接口与第二模块连接；对第一测试系统和第二测试系统分别构造测试用例；在第一测试系统和第二测试系统上分别运行对应的测试用例，并得到仿真结果。本发明实施例可以加快访问寄存器和表项的速度，提高仿真速度节省时间。
-
公开(公告)号：CN108600047A
公开(公告)日：2018-09-28
申请号：CN201810304171.1
申请日：2018-04-04
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 张进 , 吕平 , 刘勤让 , 沈剑良 , 宋克 , 朱珂 , 王永胜 , 李沛杰 , 张波 , 王锐 , 何浩 , 李杨 , 肖峰 , 毛英杰 , 赵玉林 , 虎艳宾 , 张霞 , 杜延康
IPC: H04L12/26
Abstract: 本发明提供了一种串行传输芯片及SERDES电路测试方法，所述串行传输芯片中，测试数据生成模块向SERDES电路发送第一测试数据；比较数据生成模块在接收到SERDES电路发送的指示信号时，向错误数据注入模块发送第二测试数据；错误数据注入模块根据错误注入控制信号向数据比较模块的第一输入端发送第二测试数据，或者，发送在对第二测试数据按照预设方式注入错误信息后得到的第三测试数据；数据比较模块用于接收SERDES电路的输出数据，将输出数据分别与第二测试数据和第三测试数据比较，得到测试结果，达到对测试过程注入可控的错误信息，分别在错误信息注入前和错误信息注入后校验并确定测试结果，提高故障芯片的检出率。
-
公开(公告)号：CN108574695A
公开(公告)日：2018-09-25
申请号：CN201810375786.3
申请日：2018-04-24
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L29/06
Abstract: 本发明提供了一种协议复用芯片和协议复用方法，属于网络通信技术领域。其中，协议复用芯片包括：支持10GBase-KR PCS协议的第一编码模块，支持16G Fiber Channel PCS协议的第二编码模块，分别与第一编码模块和第二编码模块连接的编码选择模块，支持10GBase-KR PCS协议的第一解码模块，支持16G Fiber Channel PCS协议的第二解码模块，分别与第一解码模块和第二解码模块连接的解码选择模块，编码选择模块接第一使能信号线，解码选择模块接第二使能信号线。本发明实施例提供的协议复用芯片和协议复用方法，能够在同一架构下，实现按照10GBase-KR PCS协议和16G Fiber Channel PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。
-
公开(公告)号：CN108540489A
公开(公告)日：2018-09-14
申请号：CN201810382749.5
申请日：2018-04-24
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L29/06
Abstract: 本发明提供了一种PCS协议复用芯片和方法，该芯片包括：第一编码模块，用于对发送通路中的发送数据进行编码；第二编码模块，用于对发送通路中的发送数据进行编码；编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在第一使能信号的控制下利用第一编码模块或者利用第二编码模块对发送数据进行编码。本发明实施例能够在同一架构下，实现按照10GBase-KR PCS协议和10.3125G Serial RapidIO PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。
-
-
-
-
-
-
-
-
-
Search Results
157
records
(took 0.088 seconds)
