-
公开(公告)号：CN117855166A
公开(公告)日：2024-04-09
申请号：CN202410075770.6
申请日：2024-01-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L23/38 , H01L23/367 , H01L23/373 , H01L23/48 , H01L23/31 , H01L21/768 , H01L29/06 , H01L29/24 , H01L21/34 , H01L29/78 , H01L29/861
Abstract: 本发明公开了电卡制冷增强散热的氧化镓器件，主要解决由于氧化镓低的导热率，造成氧化镓器件自热效应严重、可靠性降低、输出功率减小的问题。其技术关键是通过电卡制冷技术提高器件散热性能，即在氧化镓场效应晶体管的衬底和传热界面层之间增设电卡制冷层，并在其上下表面设置金属电极层，通过施加电场使电卡制冷层中的压电材料相变，加快衬底到传热界面层的热传递。对于垂直氧化镓肖特基二极管，是在其Si3N4钝化层与热界面层之间增加设有上下电极的压电薄膜，通过施加电场使压电薄膜相变，增加Si3N4钝化层到热界面层的热传递。本发明减小了器件热阻，抑制了器件的自热效应，提高了器件的散热性能，可用作微波功率器件和电力电子器件。
-
公开(公告)号：CN116435373A
公开(公告)日：2023-07-14
申请号：CN202310157616.9
申请日：2023-02-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/80 , H01L21/335 , B82Y10/00 , B82Y30/00 , B82Y40/00
Abstract: 本发明公开了一种常关型二维氧化镓异质结场效应管及其制备方法，属于半导体器件领域。本发明主要解决目前氧化镓材料有效p型掺杂难、栅极漏电以及器件击穿电压低的问题，其自下而上包括：绝缘衬底、β‑Ga2O3薄膜层、源电极、漏电极、绝缘层、二维材料薄膜层、介质层和栅电极。Ga2O3与p型二维薄膜材料构成异质结对沟道耗尽形成常关型器件；栅介质层抑制因异质结开启而出现的栅极电流。本发明提高了器件的击穿电压，抑制栅极漏电流的产生。
-
公开(公告)号：CN113990867A
公开(公告)日：2022-01-28
申请号：CN202111044645.1
申请日：2021-09-07
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L27/088 , H01L27/092
Abstract: 本发明公开了一种硅基氮化镓单片集成电路，涉及集成电路技术领域，包括：衬底；位于衬底一侧的外延结构；外延结构包括第一开口和第二开口，沿垂直于衬底所在平面的方向，第一开口及第二开口均贯穿外延结构；其中，第一开口包括负压产生器，第二开口包括氮化镓晶体管，且负压产生器与所述氮化镓晶体管电连接。本发明通过在同一衬底上单片集成负压产生器和氮化镓晶体管，实现了硅CMOS负压产生器和氮化镓射频集成电路的近距离、紧凑集成，不仅能够减小最终电路的体积、减少封装成本，同时也可以抑制引线延迟，提高了整个电路的可靠性。
-
公开(公告)号：CN119967857A
公开(公告)日：2025-05-09
申请号：CN202510111003.0
申请日：2025-01-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种基于分区掺杂的高性能p型二维晶体管及其制备方法，主要解决现有技术难以实现高性能p型二维晶体管的问题。方案包括：绝缘衬底，二维材料沟道层，位于沟道层两端上的二维材料源漏极接触部分以及分别位于两者之上的源漏电极，位于二维材料沟道层与源漏电极上的栅介质层，位于栅介质上的栅电极；通过单独制备二维晶体管中二维材料的p型重掺杂的源漏接触部分，以及二维材料的轻掺杂/不掺杂的沟道层，然后将两部分对准层压，实现二维晶体管的p型分区掺杂，同时实现了厚度控制。本发明能够在保持二维晶体管栅控能力的情况下，有效提升器件导电性能。
-
公开(公告)号：CN119653816A
公开(公告)日：2025-03-18
申请号：CN202411684686.0
申请日：2024-11-22
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种P型氧化镓水平二极管器件结构及制备方法，主要解决现有同类器件电流小及耐压能力差的问题。其器件结构包括氧化镓绝缘衬底(1)、氧化镓P型层(2)、阴极金属(3)和阳极金属(4)。其中氧化镍P型层通过在氧化镓绝缘衬底表面进行离子注入和退火激活工艺实现，相较于现有淀积异质材料的工艺，该注入工艺没有界面缺陷，能够提高器件的耐压能力。作为该器件结构的延伸性能提升还可通过在氧化镓P型层和阴极之间增加氧化镍层(5)提高器件的导电性能，或在阳极金属上增设场板结构(6)以进一步提高器件的耐压能力。本发明具有导电性能好和耐压能力强的优点，可用于高压电网、电流逆变器、数据中心功率这些高压大功率电路。
-
Patent Agency Ranking
公开(公告)号：CN119630080A
公开(公告)日：2025-03-14
申请号：CN202411811733.3
申请日：2024-12-10
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种宽光谱响应的光电突触晶体管及其制作方法，主要解决现有光电突触晶体管的电导和响应率难以同时线性调控及光响应波段窄的问题。其自下而上包括:衬底层、紫外光通道层、源极和漏极、可见光通道层、栅极，该可见光通道层的上部设有铁电介质层，用于改变极化状态实现对可见光通道层的掺杂状态改变，使器件具有多个工作状态；该栅极平行位于铁电介质层之上，以实现对铁电介质层的极化状态的调控；该源、漏极位于紫外光通道层与可见光通道层之间。当可见光照射到可见光通道层或紫外光照射到紫外光通道层将对光信号产生响应并传输光电流。本发明能拓宽光电突触晶体管光响应波段，实现对器件电导与响应率的线性调控，可用于光电探测器和神经计算器。
-
公开(公告)号：CN119480471A
公开(公告)日：2025-02-18
申请号：CN202411698721.4
申请日：2024-11-26
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种基于GaN为电极材料的耐高温超级电容器的制备方法，主要解决现有技术电极制备流程复杂的问题。其实现方案是：在目标基底上进行光刻，得到图案化的光刻胶‑目标基底结构，并在其上沉积一层金属集流体；对集流体/光刻胶‑目标基底的样品进行光刻胶的剥离处理并进行二次光刻，形成光刻胶‑集流体‑目标基底结构，再对其进行ICP刻蚀，将目标基底图案化，得到所需的正负极区域；对图案化的光刻胶‑集流体‑目标基底样品进行光刻胶剥离并行退火，得到图案化的集流体‑目标基底的样品，再用一层聚二甲基硅氧烷膜对其进行封装，完成微型超级电容器的制备。本发明降低了电极制备的复杂程度和成本，提高生产效率，能实现大规模生产，可用于高温环境下的电子设备。
-
公开(公告)号：CN118969752A
公开(公告)日：2024-11-15
申请号：CN202411061586.2
申请日：2024-08-05
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L23/373 , H01L23/34 , H01L29/78 , H01L29/861 , H01L21/34 , F25B23/00
Abstract: 本发明公开了一种采用辐射制冷的氧化镓器件散热结构及其制备方法，主要解决现有氧化镓器件因其氧化镓本身导热率低，而造成器件自热效应严重、工作稳定性差和可靠性低的问题。其技术关键是：通过辐射制冷技术提高器件散热性能，即在氧化镓场效应晶体管的表面设置由多个上下复合的SiO2/Si3N4圆柱状结构组成的辐射制冷层，并在其衬底部位或者辐射制冷层下方增加银反射层，通过将热量辐射至器件外部对器件的散热性能进行改善。对于垂直氧化镓肖特基二极管，是在其Si3N4钝化层上直接生长不与金属电极接触的银反射层，再在银反射层上制备与其形状相同的辐射制冷层。本发明能有效缓解器件的自热效应，提高器件的散热性能，可用作微波功率器件和电力电子器件。
-
公开(公告)号：CN118969751A
公开(公告)日：2024-11-15
申请号：CN202411061585.8
申请日：2024-08-05
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L23/373 , H01L23/34 , H01L29/778 , H01L21/335
Abstract: 本发明公开了一种辐射制冷增强散热的氮化镓器件，主要解决现有GaN器件在大功率条件下，由于氮化镓材料导热率较低而导致的器件散热能力差，器件自热效应明显的问题。其自下而上包括:衬底层(2)、成核层(3)、缓冲层(4)、沟道层(5)、势垒层(6)和金属电极，金属电极的外围包裹有钝化层(7)，其中，该钝化层上表面的金属电极之间设有多个圆柱状上下复合材料SiO2/Si3N4结构的辐射制冷层(8)；该衬底层的下表面设有银反射层(1)。本发明能减小了器件热阻，可将器件内部产生的热量通过辐射的方式快速散出，同时避免由于对氮化镓材料的损伤带来的电学性能损失，提高热量的反射效率和器件的散热性能，可用作微波功率器件和电力电子器件。
-
公开(公告)号：CN118763125A
公开(公告)日：2024-10-11
申请号：CN202410872163.2
申请日：2024-07-01
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/861 , H01L29/06 , H01L21/329
Abstract: 本发明公开了一种低界面陷阱p‑NiO/n‑Ga2O3异质结二极管及制备方法，解决了p‑NiO/n‑Ga2O3异质结界面处界面陷阱较大，漏电流和导通电阻大的问题。本发明异质结二极管结构其自下而上包括:阴极金属，衬底，n型Ga2O3外延层，n型Ga2O3外延层上方设有p型NiO层，其中n型Ga2O3外延层与p型NiO层之间设有n型NixGa1‑xO层，构成异质pn结。制备方法：清洗外延片、制备n型NixGa1‑xO界面层、制备阴极金属、光刻形成NiO薄膜区、淀积p型NiO薄膜、光刻形成阳极金属区、制备阳极金属。本发明制备n型NixGa1‑xO界面层，通过高温退火使得金属镍扩散到氧化镓中形成界面层，用简单工艺得到了低界面陷阱的异质pn结，提高了器件可靠性和耐压值，减小了漏电流，用于制备高耐压的低界面缺陷氧化镍氧化镓异质结二极管。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.156 seconds)
