-
公开(公告)号：CN107291553B
公开(公告)日：2020-05-12
申请号：CN201710520688.X
申请日：2017-06-30
Applicant: 电子科技大学
IPC: G06F9/50
Abstract: 本发明公开一种基于方块拼接的任务调度方法，该方法为通过将任务图划分为节点数目不超过四个的子任务图，并采用四元组(N，H，W，M)参数化描述每个子任务图，再通过分析各个子任务图对应的四元组(N，H，W，M)，以处理器间信息交互量最小和子任务图的任务调度长度最短为目标，产生相应的方块组，然后以并行节点数目不超过处理器总数目为条件，将所有子任务图对应的方块组拼接在一起，而得到所有可能的拼接方案，最后采用评价函数评价每个拼接方案，并根据评分值最高的拼接方案，确定最终的任务调度方案。因此，本发明能够有效减小任务调度过程中处理器间产生的信息交互量以及总任务调度长度，提高处理器的任务处理的效率。
-
公开(公告)号：CN109450705A
公开(公告)日：2019-03-08
申请号：CN201811513663.8
申请日：2018-12-11
Applicant: 电子科技大学
IPC: H04L12/24 , H04L12/751
Abstract: 本发明公开了一种基于FPGA的面向映射的片上网络验证方法及系统，该系统引入面向映射针对应用任务的处理平台(处理平台中包括三个面向映射的软核)能够模拟生成应用任务的数据特性；并且进一步设计了模拟片上网络仿真平台—MAENoC，通过向模拟片上网络各节点写入映射应用数据，在线监控映射算法在片上网络运行结果，能够实现对面向应用映射的片上网络的快速仿真评估；所述模拟片上网络仿真平台—MAENoC，以分区的形式连接，区内的节点以总线的连接形式。利用基于路由表配置的方法，能够模拟生成NoC的不同拓扑；各节点支持多流水机制以及虚通道动态重构，并且加入了虚拟化的技术，以能够支持数量巨大的节点的NoC验证。
-
公开(公告)号：CN108182168A
公开(公告)日：2018-06-19
申请号：CN201711445274.1
申请日：2017-12-27
Applicant: 电子科技大学
IPC: G06F15/78
Abstract: 本发明公开了一种支持动态可重构的一体化数字信号处理系统，该系统中，上位机将FPGA的可编程硬件资源描述成若干个容量一定的可重构子区域，当重构任务到来时，上位机结合重构任务对应的任务数据集合和当前可重构子区域的使用情况，计算出重构方案并将重构方案转换成重构指令，FPGA根据重构指令调用相应的可重构子区域以及每个可重构子区域对应的比特流文件，使每个可重构子区域内的可编程硬件资源根据相应的比特流文件构建出相应的子硬件电路，并将每个可重构子区域内构建的子硬件电路组织成完整的硬件电路，从而完成重构任务。因此，本发明不仅硬件资源具有更好可塑性，还由于对硬件资源的调度，以时间资源换取空间资源，降低了硬件的成本。
-
公开(公告)号：CN104378169B
公开(公告)日：2017-04-12
申请号：CN201410739029.1
申请日：2014-12-08
Applicant: 电子科技大学
IPC: H04B17/382
Abstract: 本发明公开一种基于幂集置信度的联合频谱感知系统和方法，技术要点为通过多个从用户独立进行频谱感知，根据各自的感知结果判断主用户频谱使用状态为频谱空闲或频谱被占用，上报相应的判决结果的判决置信度给融合中心，融合中心根据所有从用户上报的数据，分别对上报频谱空闲和频谱被占用的从用户上报的判决置信度进行计算处理，最终得出频谱感知的总判决结果。本发明有效地减少低置信度从用户对总判决的影响，极大地增强了在时变的无线通信环境下多用户频谱检测系统的自适应能力，极大地提高频谱检测系统的检测能力。
-
公开(公告)号：CN103428804A
公开(公告)日：2013-12-04
申请号：CN201310330608.6
申请日：2013-07-31
Applicant: 电子科技大学
IPC: H04W40/10
CPC classification number: Y02D70/00
Abstract: 本发明公开了一种寻找片上网络任务与节点间映射方案及网络编码位置方法，其针对多播应用在无线NoC上的映射，搜索最佳节点分配和路由选择方案时，不仅考虑单播任务总功耗与响应时间作为考核方案的优先指标，同时保证其中多播任务的吞吐率最大和多播任务的网络传输功耗最低。从而使采用此优选出来的方案设计出来的网络的性能达到最好，并且与其它对多个目标函数下寻找任务与节点间映射的优先方案的方法比较，具有复杂度，实现简单的特点。
-
Patent Agency Ranking
公开(公告)号：CN102129482B
公开(公告)日：2013-04-10
申请号：CN201010028081.8
申请日：2010-01-13
Applicant: 电子科技大学
IPC: G06F17/50
Abstract: 本发明提出了一种基于混沌离散粒子群优化的片上网络(NoC)映射方案搜索算法，用以解决NoC设计中从任务图到NoC平台映射这一NP问题，使得映射方案同时满足低功耗和低延时的设计需求。在本发明中，映射过程被分割为两个阶段，第一阶段是利用平均功耗/延时数据通过混沌离散粒子群优化算法得到从任务图到处理单元(PE)的映射结果，第二阶段是在第一阶段结果的基础上，利用精确功耗/延时数据通过混沌离散粒子群优化算法得到从PE到NoC平台的映射结果。
-
公开(公告)号：CN102611464A
公开(公告)日：2012-07-25
申请号：CN201210090510.3
申请日：2012-03-30
Applicant: 电子科技大学
IPC: H03M13/27
Abstract: 本发明公开了基于外信息并行更新的Turbo译码器，包括第一分量译码器和第二分量译码器，每个分量译码器中均含有数量与码字长度K相等的网格及外信息更新单元；每个译码时钟，两个分量译码器均以惯序的方式进行网格信息更新，并分别产生K个外信息；所述第一分量译码器每个译码时钟产生的外信息经连线交叉网络，形成第二分量译码器在下一个译码时钟所需要的外信息；第二分量译码器每个译码时钟产生的外信息经连线交叉网络，形成第一分量译码器在下一个译码时钟所需要的外信息；外信息以并行的方式在两个分量译码器之间进行传递和更新，译码过程中不需要专门的存储器在译码过程中保存网格信息和外信息，无存储容量需求，能有效缩短解码延时。
-
公开(公告)号：CN102226885A
公开(公告)日：2011-10-26
申请号：CN201110137015.9
申请日：2011-05-24
Applicant: 电子科技大学
Abstract: 本发明提供了一种模加法器及设计方法，所述模加法器包括数据预处理单元、进位生成单元、进位修正单元与求和单元。所述模加法器设计方法相应地包括数据预处理步骤、进位生成步骤、进位修正步骤与求和步骤。本发明所提供的模加法器及设计方法采用了两次进位修正，避免了重复的进位信息计算，同时特殊的数据预处理和进位修正算法允许应用任何现有的快速前缀运算结构用于计算进位信息，从而增加了设计灵活性，能够大幅提高运算速度。
-
公开(公告)号：CN102129482A
公开(公告)日：2011-07-20
申请号：CN201010028081.8
申请日：2010-01-13
Applicant: 电子科技大学
IPC: G06F17/50
Abstract: 本发明提出了一种基于混沌离散粒子群优化的片上网络(NoC)映射方案搜索算法，用以解决NoC设计中从任务图到NoC平台映射这一NP问题，使得映射方案同时满足低功耗和低延时的设计需求。在本发明中，映射过程被分割为两个阶段，第一阶段是利用平均功耗/延时数据通过混沌离散粒子群优化算法得到从任务图到处理单元(PE)的映射结果，第二阶段是在第一阶段结果的基础上，利用精确功耗/延时数据通过混沌离散粒子群优化算法得到从PE到NoC平台的映射结果。
-
公开(公告)号：CN101420449A
公开(公告)日：2009-04-29
申请号：CN200810147661.1
申请日：2008-11-24
Applicant: 电子科技大学
Abstract: 本发明提出了一种针对片上网络(NoC)的自顶向下的基于消息传递接口(MPI)的分级仿真架构。分层结构有应用层、接口层、网络层、链路层。仿真器构架由生成器、编译仿真器两部分构成。对于特定应用的NoC系统，将应用层至网络层基础结构综合考虑，对高抽象级和寄存器传输级进行统一建模；处理器核间通信采用适合并行处理的MPI标准接口，以提高仿真架构通用性；提供对指令执行时间的精确分配与仿真。本发明涉及一种消息传递式片上网络仿真器。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.029 seconds)
