一种工业控制系统本地时钟自适应调节方法

    公开(公告)号:CN113534657A

    公开(公告)日:2021-10-22

    申请号:CN202110895709.2

    申请日:2021-08-05

    Abstract: 本发明公开了一种工业控制系统本地时钟自适应调节方法,应用于配置一个主机架以及若干级联的从机架的工业控制系统,所述主机架及从机架上的板卡均设有时钟对时单元;控制器发送授时时间至系统内的板卡,第一时钟对时单元接收授时时间作为本地时钟,并基于本地时钟发送时钟对时数据包,时钟对时数据包通过级联的时钟对时单元返回第一时钟对时单元;第一时钟对时单元基于接收时钟对时数据包的源地址和第一对时数据,得到对应的板卡的传输延时,从而自适应的调节本地时钟;本发明提出的一种工业控制系统本地时钟自适应调节方法,不依靠控制系统组网结构或网络传输介质,自动计算授时时钟传输延时,自适应调节本地时钟,得到精确的本地时钟。

    一种冗余设备切换方法
    52.
    发明公开

    公开(公告)号:CN113467224A

    公开(公告)日:2021-10-01

    申请号:CN202110736181.4

    申请日:2021-06-30

    Abstract: 本发明公开了一种冗余设备切换方法,它解决了现有的冗余设备切换控制技术切换过程不严谨,存在安全隐患的问题,包括如下步骤:配置冗余设备切换系统;系统运行,主设备和备用设备之间建立通信连接,主设备和备用设备分别与电源控制电路建立通信连接;主设备控制电路和备用设备控制电路持续互相传递工作信号,主设备控制电路和备用设备控制电路给电源控制电路实时持续传递工作状态信号;主设备异常,启用备用设备;主设备维修;主设备维修好之后,重新启用主设备;该冗余设备切换方法细分通过系统首次运行、备用设备异常、主设备异常、主设备维修好后重新工作四种情景,有效防止了主设备和备用设备双开引起的安全问题,提高了系统的可靠性。

    一种工业控制系统令牌调度时间自适应的方法

    公开(公告)号:CN112711235A

    公开(公告)日:2021-04-27

    申请号:CN202011595975.5

    申请日:2020-12-29

    Abstract: 本发明公开了一种工业控制系统令牌调度时间自适应的方法,具体包括:S1、初始化令牌调度表中预设参数,其中令牌调度表中预设参数至少包括各个从设备的初始在线情况和最大调度响应时间初始值;S2、主设备基于令牌调度表中的顺序发送令牌至第一个从设备;S3、主设备基于最大调度响应时间内从设备的响应情况更新令牌调度表;S4、基于令牌调度表依次发送令牌至下一个从设备,并重复执行步骤S3,直至完成令牌调度表中所有令牌调度;本发明的工业控制系统令牌调度时间自适应的方法采用令牌依次发送到从设备,避免总线数据竞争,并可及时更新令牌调度时间,使通信效率最大化。

    一种用于多路信号采集电路的诊断电路

    公开(公告)号:CN108226762B

    公开(公告)日:2021-02-02

    申请号:CN201810035694.0

    申请日:2018-01-15

    Abstract: 本发明公开一种用于多路信号采集电路的诊断电路,该诊断电路包括待测多路选择器和诊断用多路选择器,并且待测多路选择器的各个输入通道分别与诊断用多路选择器的各个输入通道相连。通过模数转换器将诊断数字电压信号转换为诊断模拟电压信号发送给诊断用多路信号选择器的公共端,通过诊断待测多路选择器的公共端的电压采样信号,判断待测多路选择器是否正常。也就是说,本实施例提供的用于多路信号采集电路的诊断电路,可以诊断多路信号采集电路中多路选择器失效。从而避免了当多路选择器在使用过程中失效时,多路信号采集电路并不能自主诊断出多路选择器失效,从而导致多路信号采集电路可能长时间内输出错误的采集信号的问题。

    一种嵌入式计算机系统内存数据校验电路及方法

    公开(公告)号:CN103257905B

    公开(公告)日:2016-01-20

    申请号:CN201310159992.8

    申请日:2013-05-02

    Abstract: 本发明公开了一种嵌入式计算机系统内存数据校验电路,中央处理器的总线地址线分别与第一静态随机存储器和第二静态随机存储器连接;中央处理器的总线数据线与第一静态随机存储器和可编程逻辑器连接,并经过可编程逻辑器后与第二静态随机存储器连接,通过总线数据线向第一静态随机存储器和第二静态随机存储器写入数据;中央处理器的片选CS脚、读出使能OE脚和写入使能WE脚分别与第一静态随机存储器、第二静态随机存储器和可编程逻辑器连接,可编程逻辑器根据片选CS脚、读出使能OE脚和写入使能WE脚的输出状态,采集第一静态随机存储器和第二静态随机存储器的数据,并对采集的数据进行比较,输出比较结果。

    一种嵌入式计算机系统内存数据校验电路及方法

    公开(公告)号:CN103257905A

    公开(公告)日:2013-08-21

    申请号:CN201310159992.8

    申请日:2013-05-02

    Abstract: 本发明公开了一种嵌入式计算机系统内存数据校验电路,中央处理器的总线地址线分别与第一静态随机存储器和第二静态随机存储器连接;中央处理器的总线数据线与第一静态随机存储器和可编程逻辑器连接,并经过可编程逻辑器后与第二静态随机存储器连接,通过总线数据线向第一静态随机存储器和第二静态随机存储器写入数据;中央处理器的片选CS脚、读出使能OE脚和写入使能WE脚分别与第一静态随机存储器、第二静态随机存储器和可编程逻辑器连接,可编程逻辑器根据片选CS脚、读出使能OE脚和写入使能WE脚的输出状态,采集第一静态随机存储器和第二静态随机存储器的数据,并对采集的数据进行比较,输出比较结果。

    一种冗余切换控制电路及方法

    公开(公告)号:CN101510081A

    公开(公告)日:2009-08-19

    申请号:CN200910129566.3

    申请日:2009-03-31

    Abstract: 一种冗余切换控制电路及方法。一种冗余切换控制方法实施例,CPU1与CPU2采用热备冗余配置方式,CPU1处于工作状态,CPU2处于备用状态,当处于工作状态的CPU1出现故障时,该方法包括:CPU1输出切换请求信号至CPU2;CPU2接收切换请求信号,将CPU2的第一引脚置为正逻辑,检测CPU2的第一引脚,将CPU2的状态由备用状态切换为工作状态,将CPU2的第二引脚置为负逻辑,输出切换请求信号至CPU1;CPU1接收切换请求信号,将CPU1的第一引脚置为负逻辑,检测CPU1的第一引脚,将CPU1的状态由工作状态切换为备用状态。本发明实施例使得冗余切换控制电路的误切换概率降低,可靠性提高。

    电流信号取样电阻自检测电路

    公开(公告)号:CN202471796U

    公开(公告)日:2012-10-03

    申请号:CN201220044003.1

    申请日:2012-02-10

    Abstract: 本实用新型实施例公开了电流信号取样电阻自检测电路,其包括:接入信号回路并且相互串联的第一取样电阻和第二取样电阻;与第一取样电阻相连接的第一调理电路;与第二取样电阻相连接的第二调理电路;同时与第一调理电路和第二调理电路相连接的模拟至数字转换器ADC;与ADC的输出端相连接的中央控制器。中央控制器可在其他器件的协助下,完成电流采样值是否有效以及电流信号取样电阻是否异常的自检测。

Patent Agency Ranking